Électronique CMOS en silicium microcristallin sur substrat flexible transparent

Fabrication of CMOS electronics on flexible and transparent substrate using microcrystalline silicon

• Auteur / Autrice : Sabri Janfaoui
• Direction : Tayeb Mohammed-Brahim
• Type : Thèse de doctorat
• Discipline(s) : Électronique
• Date : Soutenance en 2012
• Etablissement(s) : Rennes 1
• Ecole(s) doctorale(s) : École doctorale Mathématiques, télécommunications, informatique, signal, systèmes, électronique (Rennes)
• Partenaire(s) de recherche : Autre partenaire : Université européenne de Bretagne (2007-2016)

Mots clés

Mots clés contrôlés

Contraintes (mécanique)

Transistors en couches minces

Silicium -- Couches minces

Électronique transparente

Résumé

Le travail de cette thèse consiste à transférer la technologie de fabrication du silicium microcristallin sur un substrat flexible et transparent. Cette technologie de fabrication est réalisée dans le laboratoire à une température <180°C. Le substrat étudié et choisi pour assurer ce transfert technologique est le PEN Q65FA (Polyethylene naphthalate) produit par DuPont Teijin Film. Les N-TFTs fabriqués sur PEN sont assez uniformes et reproductibles. L'étude de la stabilité électrique de ces N-TFTs a montré que ces N-TFTs sont assez stables, la tension de seuil VTH ne se décale que de 12% au bout de 4 heures de stress. Les P-TFTs sont faisables sur PEN, leurs caractéristiques électriques sont encourageantes mais ils nécessitent des travaux complémentaires afin de les perfectionner. Ces TFTs sont soumis à un stress mécanique en tension et en compression. La mobilité des électrons augmente (40%) en fonction du stress en tension et diminue en fonction du stress en compression. Inversement, la mobilité des trous diminue en fonction du stress en tension et augmente (27%) en fonction du stress en compression. Ces TFTs ne fonctionnent plus quand ils sont soumis à un rayon de courbure inférieur à 1 cm. Cela est dû au craquement de la couche de nitrure de silicium utilisée comme couche d'encapsulation du substrat et comme isolant de grille. Autrement, la couche de silicium microcristallin utilisée comme couche active craque aussi à faible rayon de courbure. Cette couche peut résister à cette faible courbure en réduisant son épaisseur à 50 nm.

The aim of this thesis is to fabricate both types of microcrystalline silicon TFTs N and P (Thin Film Transistors) on flexible and transparent substrate. The microcrystalline silicon technology was optimized in our laboratory at low temperature <180°C. The flexible and transparent chosen substrate is PEN Q65FA (Polyethylene naphthalate) produced by DuPont Teijin Film. N-type microcrystalline silicon top-gate TFTs are successfully fabricated on PEN. These N-TFTs are fairly uniform and replicable. Likewise, N-TFTs are stable under gate bias stress of +15V, the VTH shift was only 12% during four hours. Furthermore, P-TFTs are demonstrated on PEN, the characteristics of these P-TFTs are adequate and they need further work. Both types of these TFTs are mechanically solicited. Tensile and compressive strains were applied by bending TFTs with different curvature radius varying between infinite (flat) and 0. 5 cm. Electron mobility increases (40%) with tensile strain and decreases with compressive one. In contrast, hole mobility decreases with tensile strain and increases (27%) with compressive one. This behaviour is mainly due to the variation of silicon properties. TFTs work until a radius of 1 cm and fail after. Failure occurs mainly from the cracking of silicon nitride that is used as encapsulation layer of the substrate and as gate insulator. Also, it occurred by cracking of the microcrystalline silicon that is used as an active layer. This can be avoided by reducing the thickness of the active layer to 50 nm.