Thèse soutenue

Améliorer la performance des processeurs par l'extration dynamique du parallélisme d'instructions

FR  |  
EN
Auteur / Autrice : Ke Chen
Direction : Bernard GoossensDavid Parello
Type : Thèse de doctorat
Discipline(s) : Informatique
Date : Soutenance en 2012
Etablissement(s) : Perpignan
Ecole(s) doctorale(s) : École doctorale Énergie environnement (Perpignan1999-....)

Mots clés

FR

Mots clés contrôlés

Résumé

FR  |  
EN

Cette thèse étudie le parallélisme d’instructions présent dans les applications et la possibilité de l’exploiter au sein d’un processeur adapté. Les expériences faites avec l’outil de mesure PerPI conçu au sein de notre laboratoire, et dont les résultats sont rapportés dans ce mémoire, montrent que le parallélisme d’instructions n’est élevé et régulièrement réparti tout au long de l’exécution qu’en étendant le mécanisme de renommage habituellement employé. Celui-ci doit pouvoir renommer les registres et la mémoire au sein d’un espace unique et propager les constantes le long des récurrences. C’est à ce prix qu’on parallélise les boucles et qu’on élimine les délais introduits par les instructions de transferts dues au modèle d’architecture à registres. Nous suggérons aussi que les cœurs multiples des processeurs d’aujourd’hui pourraient être affectés à l’exécution en parallèle de plusieurs parties partiellement indépendantes d’une même application plutôt qu’à l’exécution en parallèle de plusieurs applications totalement indépendantes, qu’on effectuerait plus efficacement sur plusieurs processeurs totalement indépendants.