Développement d'une architecture reconfigurable pour transformée de Fourier rapide

Implementation of a reconfigurable Fast Fourier Transform architecture

• Auteur / Autrice : Florent Camarda
• Direction : Fabienne Uzel-Nouvel
• Type : Thèse de doctorat
• Discipline(s) : Electronique et Télécommunication
• Date : Soutenance en 2012
• Etablissement(s) : Rennes, INSA
• Ecole(s) doctorale(s) : École doctorale Mathématiques, télécommunications, informatique, signal, systèmes, électronique (Rennes)
• Partenaire(s) de recherche : Autre partenaire : Université européenne de Bretagne (2007-2016)

Mots clés

Mots clés contrôlés

Transmission numérique

Multiplexage par répartition orthogonale de la fréquence

Fourier, Transformations de

Résumé

Ce rapport traite du développement d'une architecture de Transformée de Fourier Rapide (TFR) reconfigurable pouvant répondre à la plupart des besoins nécessaires aux systèmes de communications numériques employant les modulations multiporteuses de type OFDM. Le premier chapitre rappelle la théorie du signal OFDM de base implique l'utilisation d'une Transformée de Fourier Discrète Inverse (TFDI) à l'émission et d'une Transformée de Fourier Discrète Directe (TFD) en réception. Cette opération constitue alors la plus importante complexité de réalisation matérielle donnant ainsi une importance évidente à son optimisation. Ce chapitre met également en avant le fait que bon nombre d'évolutions de ce type de modulation impliquent l'utilisation de TFD supplémentaires. Le second chapitre a pour but d'apporter une exploration non exhaustive des architectures existantes capable de traiter ces opérations. Des généralités sur les concepts architecturaux sont alors présentées ainsi que les différentes possibilités en matière de reconfiguration de ces dernières. Ainsi différentes architectures existantes sont classifiées selon le type d'algorithme de TFR qu'elles sont capables de traiter mais également selon leur possibilité de reconfiguration. Le troisième chapitre traite quant à lui des deux algorithmes de TFR qui sont exploitables par l'architecture proposée. Après des généralités sur quelques principaux algorithmes et leur classification, les deux algorithmes du Radix et de Winograd (Winograd Fourier Transform Algorithm WFTA) sont étudiés en profondeur. Cette étude montre alors qu'une combinaison astucieuse de ces deux algorithmes permet de traiter un grand ensemble possible de tailles de TFR. Le chapitre quatre présente l'architecture proposée, principale contribution de cette thèse. Cette architecture s'articule autour de trois principaux éléments : le papillon reconfigurable, l'application des coefficients de rotation et les mémoires nécessaires au stockage des données. Deux propositions de configuration sont proposées permettant d'optimiser l'architecture en termes de débit ou de ressources utilisées. Le contrôle de ces éléments est également présenté afin de permettre son implantation matérielle. Le chapitre suivant traite de la représentation des nombres au sein de l'architecture proposée. Après avoir présenté les représentations les plus courantes que sont la représentation en virgule fixe et celle en virgule flottante, l'étude de la représentation des nombres au sein de l'architecture est présentée en virgule fixe. Cette étude conduit alors à des résultats de simulation sur les performances atteignables par l'architecture en termes de Rapport Signal sur Bruit de Quantification (RSBQ). Le dernier chapitre traite de l'application de cette architecture dans le contexte de Télévision Numérique Terrestre (TNT). On rappelle pour les trois standards de diffusion de la TNT que sont DMB-T, ISDB-T et DVB-T les décompositions possibles conduisant à l'estimation des ressources nécessaires. Après quoi une étude des contraintes temporelles liées au contexte de diffusion (donc temps réel) permettra de définir la fréquence minimale nécessaire au bon fonctionnement de l'architecture. Enfin une conclusion générale résumera les avantages et inconvénients de la solution proposée. Elle permettra également de recenser quelques ouvertures possibles à ces travaux.

This manuscript deals with the implementation of a reconfigurable Fast Fourier Transform architecture. The architecture is suitable for almost all the digital communication systems h using OFDM modulation. The first chapter starts with a reminder of the OFDM signal theories for which an Inverse Discrete Fourier Transform (lOFT) is required on the transmitter side as well as a Direct Discrete Fourier Transform (DFT) on the receiver side. This operation involves one of the greatest complexities of hardware implementation so that its optimization has a great importance. This chapter also presents the multiple ways in which the DFT and its inverse can be used in advanced OFDM modulations and demodulations. The goal of the second chapter is to explore the different ways of implementing the FFT. First, some general principles of the digital architectures are presented as well as the reconfiguration possibilities. Then, several FFT architectures are compared and classified depending on the way the operation is computed and whether the architecture is reconfigurable or not. The third chapter presents two algorithms of Fast Fourier Transform (FFT) which are computable via the proposed architecture. After a quick presentation and classification of the main different FFT algorithms, both the Radix algorithm and the Winograd Fourier Transform Algorithm (WFTA) are studied in depth. This study leads to the possibility of a clever combination of these two algorithms allowing then to compute a larger group of FFT sizes. Chapter four presents the proposed architecture, which is the major contribution of this PhD thesis. This architecture involves three main elements: the reconfigurable butterfly, the twiddle factors computation and data storage in memories. Two configurations of the architecture are proposed. The first allows high throughput for the results of the operation while the second one is optimized in resources use and power consumption. A control architecture for the computation units is also presented. The following chapter introduces the issue of number representations in hardware descriptions. The two most important data representation forms (fixed point and floating point) are presented. As the fixed-point representation is retained in order to reduce the hardware complexity, a study presents the impact of the imperfect representation of real values. Results are given in order to choose the best compromises between the computing precision and the resources needs. These results are given in terms of Signal to Quantization Noise Ratio for several given data widths. The last chapter provides results of the implementation of the architecture for the Digital Terrestrial Television Broadcasting (DTIB) application. Lt first evokes the main features of the three DTIB standards that are considered (DVB, DMB and ISDB). Then the implementations parameters are presented for the two configurations presented in the fourth chapter. Results are then given in terms of resources use for many data widths as well as for time performances. A general conclusion sums up all the results and lists all the advantages and drawbacks of the proposed architecture. Some perspectives are given in order to lead to many optimizations as well as an implementation on an Application Specifie lntegrated Circuit (ASIC) target.