Compensation de l'erreur de bande passante dans les convertisseurs analogique numérique à entrelacement temporel

Bandwidth mismatch calibration in time-interleaved analog-to-digital converters

• Auteur / Autrice : Fatima Ghanem
• Direction : Patrick Loumeau, Patricia Desgreys
• Type : Thèse de doctorat
• Discipline(s) : Electronique et Communications
• Date : Soutenance le 28/09/2012
• Etablissement(s) : Paris, ENST
• Ecole(s) doctorale(s) : École doctorale Informatique, télécommunications et électronique de Paris
• Jury : Président / Présidente : Amara Amara
• Jury : Examinateurs / Examinatrices : Arnaud Biallais, Philippe Gandy
• Jury : Rapporteurs / Rapporteuses : Dominique Dallet, Philippe Bénabes

Mots clés

Mots clés contrôlés

Allocation de ressources (radiotéléphonie)

Échantillonnage

Convertisseurs analogique-numérique

Mots clés libres

Décalage bande passante

Entrelacement temporel

Bandwidth mismatch

Time interleaving

Résumé

La problématique traitée dans la thèse consiste à concevoir des convertisseurs très larges bandes pour les applications stations de base. Le choix d'une architecture à entrelacement temporel a été fait et permet d’augmenter la vitesse des convertisseurs tout en ayant un contrôle sur la consommation. Cependant, les canaux constituant cette architecture évoluent différemment à des variations d'environnement. En conséquence, des erreurs d’appariement entre les canaux dégradent les performances du convertisseur parallèle. Les erreurs les plus connues sont : l’offset, le gain, l’erreur de phase des horloges d’échantillonnage qui sont largement traitées dans la littérature et enfin, l'erreur de bande passantes entre les filtres d'entrées des convertisseurs. Les travaux de la thèse ont permis de proposer des solutions d'estimation et de correction de cette erreur de bande passante afin d'améliorer les performance en linéarité du convertisseur. De plus les techniques de calibrage proposées sont validées à l'aide de circuits réels.

Time-interleaved converter (ti-adc) is an efficient way to increase the speed while maintaining a good accuracy. it consists of the parallelization of several channels; each one running at lower speed. The benefit of this approach is to increase the conversion bandwidth without increasing the power. however, mismatches between the channels cause errors at the digital output and degrade the linearity and the resolution of the system. Gain, offset and clock skew errors are widely treated and we have been interested on bandwidth mismatch error which appears at high frequencies. The goal of the thesis is to develop and implement background calibration techniques for bandwidth mismatch error in a high speed ti-adc (up to 500 msps) in order to achieve a 90 db of sfdr for high input frequencies (up to 385mhz) and up to 94 db at low frequencies. An analog correction solution based on randomization was proposed and a new estimation technique based on gain extraction was implemented and validated for wideband signal.