Synthèse de nanofils de silicium par la méthode des espaceurs pour dispositifs électroniques

Synthesis of silicon nanowires by spacers formation technique for electronic devices

• Auteur / Autrice : Fouad Demami
• Direction : Laurent Pichon
• Type : Thèse de doctorat
• Discipline(s) : Électronique
• Date : Soutenance en 2011
• Etablissement(s) : Rennes 1
• Ecole(s) doctorale(s) : École doctorale Mathématiques, télécommunications, informatique, signal, systèmes, électronique (Rennes)
• Partenaire(s) de recherche : Autre partenaire : Université européenne de Bretagne (2007-2016)

Mots clés

Mots clés contrôlés

Appareils électroniques

Semiconducteurs -- Dopage

Lithographie

Silicium cristallisé

Nanofils

Résumé

Ce travail de recherche a porté sur la réalisation et l’étude du comportement électrique de nanofils de silicium, obtenus par la méthode des espaceurs pour être intégrés dans les dispositifs électroniques. Le procédé de fabrication de ces nanofils a été développé puis optimisé. Ces derniers ont été élaborés à partir d’une couche de silicium polycristallin déposé par procédé LPCVD (Low Pressure Chemical Vapor Deposition) et dopé in-situ de type N (à partir de phosphore). Le contrôle du dopage est démontré pour une gamme comprise entre 2. 1016 et 2. 1020 at. Cm-3. Les propriétés électriques des nanofils ont été étudiées en fonction de la température et du dopage. Des caractérisations électriques effectuées sur des nanofils présentant deux rayons de courbure (section) différents (50 nm et 100 nm), ont mis en évidence que la conduction électrique obéit au modèle de piégeage des porteurs décrit par Seto pour des températures supérieures à 60°C dans les nanofils avec un rayon de courbure de 100 nm. Dans le cas des nanofils avec un rayon de courbure de 50 nm, le comportement électrique peut être décrit par une conduction mixte associant le modèle de Seto et le modèle de Mott (conduction par sauts) probablement associée à une contribution relative des défauts en volume plus importante. La possibilité d’intégration de ces nanofils a été démontrée par la réalisation de composants (résistances, TFT). Les résultats ont mis en évidence des potentialités d’utilisation des nanofils comme éléments sensibles dans la détection d’espèces chargées en milieu ambiant. Des évolutions technologiques dans les procédés de fabrication des nanofils par lithographie optique UV sont aussi présentées.

This research work dealed with the fabrication and the study of the electric behavior of silicon nanowires synthesized by spacer formation technique for integration into electronic devices. The technological process of these silicon nanowires was developed then optimized. These nanowires were elaborated from a polycrystalline silicon layer deposited by LPCVD technique (Low Pressure Chemical Vapor Deposition) and N type in-situ doped (from phosphorus). The control of the doping is demonstrated for a range varying from 2. 1016 to 2. 1020 at. Cm-3. The electrical properties of the silicon nanowires were studied in function of the temperature and the doping. Electrical characterizations were performed on nanowires presenting two different curvature radiuses (section) (50 nm and 100 nm). Results highlighted that the electrical conduction obeys to the model of carriers trapping described by Seto for temperatures > 60°C for nanowires with a curvature radius of 100 nm. In the case of nanowires with a curvature radius of 50 nm, the electrical behavior can be described by a mixed conduction combining Seto’s model and Mott’s model (hopping conduction) probably associated with a relative more important contribution of the defects in volume. The possibility of integration of these nanowires was demonstrated by the fabrication of devices (resistor, TFT). Results highlighted that nanowires could be used as sensitive elements in the detection of chemical species charged in ambient environment. New technological process of silicon nanowires synthesis by optical lithography are also presented.