Etude des architectures de systèmes et de circuits radiofréquences pour les récepteurs à faible courant de consommation dans le domaine de l'automobile

Study of system architectures and radio-frequency circuits for low current consumption automotive receivers

• Auteur / Autrice : Mathieu Périn
• Direction : Patrice Gamand
• Type : Thèse de doctorat
• Discipline(s) : Electronique, microélectronique et nanoélectronique
• Date : Soutenance en 2011
• Etablissement(s) : Caen

Mots clés

Mots clés contrôlés

Signal, Théorie du (télécommunications)

Amplificateurs faible bruit

Radio -- Récepteurs et réception

Radiofréquences

Circuits intégrés à faible consommation

Mots clés libres

Contrôle de gain

Résumé

LES TRAVAUX DE CETTE THÈSE PORTENT SUR L’ÉTUDE DES ARCHITECTURES DE SYSTÈMES ET DE CIRCUITS DES RÉCEPTEURS RADIOFRÉQUENCES À FAIBLE COURANT DE CONSOMMATION POUR DES APPLICATIONS AUTOMOBILES CIBLÉES, FONCTIONNANT DANS LES BANDES ISM INFÉRIEURES AU GIGAHERTZ. CES RÉCEPTEURS DOIVENT ÊTRE MULTISTANDARDS (ETSI, FCC, ARIB…) ET MULTICANAUX. LE COURANT DE CONSOMMATION DU RÉCEPTEUR, À L’EXCEPTION DE LA PARTIE NUMÉRIQUE, NE DOIT PAS EXCÉDER 10 mA, SOIT 40 % DE RÉDUCTION PAR RAPPORT À LA MOYENNE DE L’ÉTAT DE L’ART INDUSTRIEL PROPOSÉ EN DÉBUT DE CE TRAVAIL. EN SE BASANT SUR UN ÉTAT DE L’ART DES RÉCEPTEURS RF ET LA THÉORIE ASSOCIÉE A LEUR DIMENSIONNEMENT EN FONCTION DES SPÉCIFICATIONS ET DES PERFORMANCES VOULUES, DEUX STRATÉGIES DE RÉDUCTION DU COURANT DE CONSOMMATION SONT CONSIDÉRÉES. LA PREMIERE EMPLOIE UNE ARCHITECTURE HÉTÉRODYNE A RÉJECTION D’IMAGE, BASÉE SUR UNE STRUCTURE DE WEAVER À FILTRE POLYPHASE, OÙ LE COURANT DES BLOCS CRITIQUES EST OPTIMISÉ EN FONCTION DU CONTRÔLE DE GAIN PLACÉ EN TÊTE DU RÉCEPTEUR. LA SECONDE UTILISE UNE ARCHITECTURE A SOUS-ÉCHANTILLONNAGE QUI PERMET DE RÉDUIRE LE COURANT CONSOMMÉ PAR LE SYNTHÉTISEUR DE FRÉQUENCE. DANS LES DEUX CAS, DES FRONTAUX RF, COMPOSÉS D’ATTÉNUATEURS ET D’AMPLIFICATEURS FAIBLE BRUIT A GAIN PROGRAMMABLE NUMÉRIQUEMENT, SONT CONÇUS DANS DEUX TECHNOLOGIES DIFFÉRENTES DE NXP (BICMOS 0,25 μm AVEC UNE FRÉQUENCE DE TRANSITION DE 40 GHz ET CMOS 0,14 μm RF).

THIS THESIS DEALS WITH THE STUDY OF SYSTEM ARCHITECTURES AND LOW CURRENT CONSUMPTION RF RECEIVER CIRCUITS FOR TARGETED AUTOMOTIVE APPLICATIONS, WORKING IN SUB-GIGAHERTZ ISM BANDS. THOSE RECEIVERS HAVE TO BE MULTI-STANDARD (ETSI, FCC, ARIB…) AND MULTI-CHANNEL. THE RECEIVER CURRENT CONSUMPTION, EXCEPT THE DIGITAL PART, MUST NOT EXCEED 10 mA, LEADING TO A 40 % REDUCTION IN COMPARISON TO THE PROPOSED INDUSTRIAL BENCHMARK, DONE AT THE BEGINNING OF THIS WORK. BASED ON RF RECEIVER STATE OF THE ART AND THEORY ASSOCIATED TO THEIR DIMENSIONING IN FUNCTION OF SPECIFICATIONS AND WANTED PERFORMANCES, TWO STRATEGIES OF CURRENT CONSUMPTION REDUCTION ARE CONSIDERED. THE FIRST ONE EMPLOYS A HETERODYNE ARCHITECTURE WITH IMAGE REJECTION, BASED ON WEAVER’S STRUCTURE WITH POLYPHASE FILTER, WHERE THE CURRENT CONSUMPTION OF THE CRITICAL BLOCKS IS OPTIMIZED IN FUNCTION OF THE RECEIVER FRONT-END GAIN CONTROL. THE SECOND ONE USES A SUB-SAMPLING ARCHITECTURE, WHERE THE CURRENT CONSUMED BY THE FREQUENCY SYNTHESIZER CAN BE REDUCED. IN BOTH CASES, RF FRONT-ENDS, COMPOSED OF DIGITALLY PROGRAMMABLE VARIABLE GAIN ATTENUATORS AND LOW NOISE AMPLIFIERS, ARE IMPLEMENTED IN TWO DIFFERENT NXP SILICON PROCESSES (40 GHz TRANSITION FREQUENCY 0. 25 μm BICMOS AND 0. 14 μm RF CMOS).