Contribution à l'étude de synthétiseurs de fréquence fractionnaires pour applications à haut débit

Study of fractional frequency synthesizers for high data rate applications

• Auteur / Autrice : Nicolas Regimbal
• Direction : Jean-Baptiste Begueret, Yann Deval
• Type : Thèse de doctorat
• Discipline(s) : Electronique
• Date : Soutenance le 06/07/2011
• Etablissement(s) : Bordeaux 1
• Ecole(s) doctorale(s) : École doctorale des sciences physiques et de l’ingénieur (Talence, Gironde ; 1995-....)
• Partenaire(s) de recherche : Laboratoire : Laboratoire de l'intégration du matériau au système (Talence, Gironde)
• Jury : Président / Présidente : Dominique Dallet
• Jury : Examinateurs / Examinatrices : Franck Badets, Olivier Mazouffre
• Jury : Rapporteurs / Rapporteuses : Michael Perrott, Hervé Barthélemy
• DOI : 10.70675/84c751d0zbc1az4ce2z8df8z9d3c4270174f

Mots clés

Mots clés contrôlés

Synthétiseurs de fréquence

Boucles d'asservissement de phase

Mots clés libres

Synthèse de fréquence

Pll

Diviseur de fréquence fractionnaire

Modulation directe

Fractional frequency synthesis

Pll

Fractional frequency divider

Direct modulation

Résumé

Cette thèse traite de synthétiseurs de fréquence, et plus précisément de diviseurs de fréquence fractionnaires qui sont des blocs critiques en radiocommunications. Une nouvelle méthode pour la division de fréquence fractionnaire y est présentée : Elle est basée sur la répartition aléatoire de l'erreur de phase. Deux implémentations de cette méthode sont proposées. Le spectre du bruit de phase en sortie de diviseur est débarrassé de toute raie parasite. L'énergie habituellement contenue dans ces raies étant uniformément répartie sur l'ensemble du spectre, ce dernier adopte un profil plat. La solution proposée peut être implémentée dans des synthétiseurs de fréquence tels que les Boucles à Verrouillage de Phase (PLL). Puisque aucune mise en forme du bruit n'est appliquée par le diviseur, la bande passante de la PLL peut être optimisée. Dans ces conditions, la possibilité d'une modulation directe haut débit de la PLL résultante est étudiée. Pour finir, des solutions d'optimisation du système résultant sont étudiées.

This dissertation deals with frequency synthesis and more specifically with the fractional frequency divider, one of the most critical blocks in radio frequency systems. A new fractional division method is presented along with two possible embodiments. It is based on a random dithering of the phase error. The divider output spectrum is cleaned from any fractional spurious tone. The spurious tones energy is uniformly spread on the whole spectrum, without noise shaping. The proposed solution can be implemented in frequency synthesizers like Phase Locked Loops (PLL). As no noise shaping is applied, the PLL bandwidth can be optimized. In this context, the possibility of high data-rate direct modulation is studied. Finally, solutions for the optimization of the resulting system are inspected.