Amplificateur de puissance en classe commutée pour application dans un émetteur multiradio à haut rendement

Switchmode power amplifier for high efficiency multiradio transmitter

• Auteur / Autrice : Luis Andia Montes
• Direction : Martine Villegas
• Type : Thèse de doctorat
• Discipline(s) : Génie électrique, électronique, photonique et systèmes
• Date : Soutenance le 05/10/2010
• Etablissement(s) : Paris Est
• Ecole(s) doctorale(s) : École doctorale Mathématiques, Sciences et Technologies de l'Information et de la Communication (Champs-sur-Marne, Seine-et-Marne ; 2010-....)
• Partenaire(s) de recherche : Laboratoire : Laboratoire électronique, systèmes de communication et microsystèmes
• Jury : Président / Présidente : Catherine Dehollain
• Jury : Examinateurs / Examinatrices : Martine Villegas, Geneviève Baudoin, Nathalie Deltimple, Didier Belot
• Jury : Rapporteur / Rapporteuse : Eric Bergeault, Jean-Michel Nebus

Mots clés

Mots clés contrôlés

Technologie silicium sur isolant

Radio -- Émetteurs et transmission

Amplificateurs haute fréquence

Amplificateurs de puissance

Mots clés libres

Amplificateur de puissance

Haut rendement

Multiradio

Emetteur

Silicium sur isolant

Power amplifier

High efficiency

Multiradio

Transmitter

Silicon on insulator

Résumé

Cette thèse porte sur la conception d’un amplificateur de puissance à haut rendement entrant dans une architecture d’émission pour des terminaux mobiles multi-radio fonctionnant dans la bande de fréquences 800MHz – 6 GHz. Une architecture polaire avec codeur d’enveloppe ΣΔ a été validée, pour un fonctionnement multiradio, avec un signal test respectant la norme actuellement la plus contraignante, WiMAX mobile – IEEE 802.16e. Cette validation montre la pertinence, du fait de la nature invariante en amplitude du signal issu de l’architecture, d’avoir recours à un amplificateur à haut rendement en classe commutée. Une topologie novatrice d’amplificateur de puissance (PA) a été développée pour la conception et la fabrication de ce circuit. Le procédé de réalisation du PA en technologie ST CMOS SOI 130 nm est détaillé et les simulations sont validées par une caractérisation complète du PA à l’aide de mesures fréquentielles et temporelles. Mesuré avec un signal sinusoïdal à la fréquence de 3,3 GHz, le PA permet d’obtenir une puissance de sortie de +23 dBm avec un rendement en puissance ajoutée de 61% et un gain en puissance de 14 dB. Conçu et réalisé en technologie compatible CMOS, ce PA permet d’envisager une solution type SoC pour l’ensemble de l’architecture

Evolution on demand for circuits for mobile radio transceivers pushes semiconductors industry to increasing integration levels. These constraints, added to those generated by the growing number of current and future generation wireless transmission systems that must coexist into a handheld device have turned multi-standard systems solution obsolete ; parallelizing functional blocs is no more an efficient solution. Reconfigurable multi-radio concept is a major evolution of last systems, offering high power consumption and circuit surface efficiency. This manuscript resumes our research work on multi-radio mobile emitter architectures for the frequency band going from 800 to 6000 MHz and the power amplifier associated with it. A polar architecture which includes a ΣΔ envelope modulator had been validated for multiradio design using à test signal synthesized under the most stringent of current wireless standards; IEEE 802.16e – mobile WiMAX. Validation shows pertinence, up to the non variable amplitude nature of the signal issued of the architecture, of employing a non linear and high efficient power amplifier. An innovative power amplifier topology has been adopted for its design and realization. PA design and realization procedure using 130 nm ST CMOS SOI process has been detailed and validated under PLS simulations and a complete characterization of the PA by frequency and temporal measurements. Characterized under à sine continuous waveform of frequency 3.7 GHz, the PA output power level reaches +23 dBm with a power added efficiency of 61% and a power gain of 14 dB. Designed and realized on fully CMOS compatible technology, this PA facilitates future SoC solutions for architecture plus PA circuits