Développement et caractérisation d’un ASIC de lecture de macro-cellule de photo-détecteurs de grande dimension
Auteur / Autrice : | Selma Conforti Di Lorenzo |
Direction : | Jean-Eric Campagne, Christophe de La Taille |
Type : | Thèse de doctorat |
Discipline(s) : | Physique |
Date : | Soutenance en 2010 |
Etablissement(s) : | Paris 11 |
Partenaire(s) de recherche : | Autre partenaire : Université de Paris-Sud. Faculté des sciences d'Orsay (Essonne) |
Mots clés
Mots clés contrôlés
Résumé
PMm² est un projet financé pour 3 ans (2007-2010) par l’Agence Nationale de la Recherche (ANR) dont le titre exact est “Electronique innovante pour photo-détecteurs distribués en physique des particules et astroparticule”. Le projet PMm² propose de segmenter les grandes surfaces de photo-détection en “macro modules” de 16 PMTs de 12’’ (2x2 m²), connectés à une électronique innovante autonome qui fonctionne en déclenchement automatique et est installé proche des PMTs. Ce développement est rendu possible par les progrès de la microélectronique qui permettent d'intégrer la lecture et le traitement des signaux de tous ces photomultiplicateurs à l’intérieur d’un même circuit intégré (ASIC) baptisé PARISROC (Photomultiplier ARray Integrated in SiGe Read Out Chip) et seules les données numérisées sont ensuite expédiées par réseau vers le système de stockage des données en surface. Le circuit PARISROC, réalisé en technologie AMS SiGe 0. 35 μm, contient 16 voies totalement indépendantes correspondant aux 16 PMTs de chaque module. Chacune de ces voies permet la lecture de la charge du signal reçu ainsi que du temps associé. Le premier prototype du circuit PARISROC a une surface totale de 19 mm2. Il a été envoyé en fabrication en juin 2008 chez Austrian Micro-System (AMS) par l’intermédiaire du centre de multi-projet CMP (à Grenoble), puis livré au laboratoire en décembre 2008. Les mesures effectuées sur l’ASIC ont conduit à la réalisation d’un second prototype. Des améliorations notables ont été apportées, en termes de bruit, de dynamique, de vitesse de lecture du chip (passage des horloges de 10 MHz à 40 MHz), de mesure de temps (améliorations de la TDC), de mesure de charge (améliorations du “shaper” lent). Envoyé en fabrication en novembre 2009 et reçu au laboratoire en février 2010, ce nouveau prototype PARISROC 2 a été testé en laboratoire et l’analyse a montré un comportement général correct et la réalisation des modifications apportées.