Réalisation d’un dépôt électrolytique de couche d’accroche, en cuivre, pour les structures d’interconnexions avancées en microélectronique

Copper seed layer by electrochemical deposition for interconnects structures on microelectronics

• Auteur / Autrice : Mariana Amuntencei
• Direction : Daniel Lincot
• Type : Thèse de doctorat
• Discipline(s) : Chimie - Physique et chimie analytique
• Date : Soutenance en 2010
• Etablissement(s) : Paris 6

Mots clés

Mots clés contrôlés

Microélectronique

Dépôt électrolytique

Cuivre

Mots clés libres

Couche d'accroche

Interconnexions damascènes

Via Traversant

Résumé

La miniaturisation des circuits intégrés pose des problématiques technologiques pour chaque génération. Un des défis majeurs est la réalisation des interconnexions en cuivre. Ces structures sont formées selon l’approche damascène, dans laquelle les lignes et trous de conductions sont imprimés en creux dans le substrat, puis remplis de métal. Dans l’étape de métallisation, la couche d’accroche en Cu PVD devient de plus en plus fine et des discontinuités apparaissent sur les flancs des motifs. Ceci entraîne l’apparition de trous dans les lignes qui limitent les performances des structures. Une solution apportée consiste à améliorer la qualité de la couche en Cu PVD, par un procédé électrolytique appelée SLE. Son application sur des interconnexions étroites a permis l’obtention d’une couche en Cu continue et conforme. Un deuxième procédé a été étudié pour déposer du cuivre directement sur une barrière métallique. Le procédé DoB est une solution apportée pour la fabrication de vias traversant en favorisant la nucléation du cuivre au fond de ces motifs. Ce procédé peut être une alternative pour remplacer la couche d’accroche PVD pour les futures interconnexions