Thèse soutenue

FR
Accès à la thèse
Auteur / Autrice : Motoï Ichihashi
Direction : Amara Amara
Type : Thèse de doctorat
Discipline(s) : Electronique et communications
Date : Soutenance en 2010
Etablissement(s) : Paris, Télécom ParisTech

Mots clés

FR

Résumé

FR  |  
EN

Aujourd'hui, la complexité croissante de système sur puces complexes (SoC) conduit à un grand nombre élevé de modules logiques sur une même puce. Au niveau de la puce, la technique DVFS a été proposée pour réduire efficacement la consommation d'énergie. Cette thèse aperçus techniques de efficaces et peu énergivores, et des convertisseurs DC-DC, et elle aussi se concentre sur la conception d'une gestion localisée de la puissance. Le sujet principal est la conception des convertisseurs sur puce, qui permet d'offrir une alimentation de tension adaptabilité à chaque module d'une puce complexes. Pour maintenir le haut rendement, le convertisseur est configurable en fonction du mode de fonctionnement (actif, rétention ou veille) du module fourni. Utilisation asynchrone contrôle fréquence d'oscillation et les chauffeurs portes segmentés, l'efficacité est étendu sur une plage de puissance de sortie de large. Dans le mode de veille, l'alimentation est arrêtée afin de réduire les pertes de puissance statique. Le convertisseur a été conçu pour être générique, totalement asynchrone, petite superficie et compatible avec les cellules I/O. Chaque convertisseur nécessite deux composants passifs externes dont les valeurs sont compatibles avec l'intégration en boîtier. L'alimentation locale proposée a été implémentée dans une technologie CMOS de 65 nm et validées. Ce convertisseur comme IP ouvre des nouvelles perspectives pour améliorer encore la matière de DVS localisé. Le prochain défi consiste à concevoir des convertisseurs intelligents en mesure de maintenir le meilleur rendement quelle que soit les variations de processus, les composants passifs externes et les besoins de puissance.