Thèse soutenue

Intégration monolithique de matériaux III-V et de Ge sur Si en utilisant des buffers oxydes cristallins

FR  |  
EN
Auteur / Autrice : Jun Cheng
Direction : Guillaume Saint-Girons
Type : Thèse de doctorat
Discipline(s) : Marériaux pour la micro- et l'opto-électronique
Date : Soutenance le 21/10/2010
Etablissement(s) : Ecully, Ecole centrale de Lyon
Ecole(s) doctorale(s) : École doctorale Électronique, électrotechnique, automatique (Lyon)
Partenaire(s) de recherche : Laboratoire : Institut des Nanotechnologies de Lyon (Ecully, Rhône)
Jury : Président / Présidente : Christian Brylinski
Examinateurs / Examinatrices : Frank Fournel, Daniel Bensahel
Rapporteurs / Rapporteuses : Xavier Wallart, Olivier Durand

Mots clés

FR  |  
EN

Résumé

FR  |  
EN

L’intégration monolithique de matériaux III-V ou Ge sur Si est un enjeu majeur de l’hétéroépitaxie qui a donné lieu à de nombreuses recherches depuis plus de vingt ans. Car premièrement, il permet de combiner des fonctionnalités optoélectroniques au standard industriel CMOS, cela peut remplacer des interconnexions métalliques par des interconnexions optiques dans lescircuits intégrés. De plus, le procédé d’intégration de semiconducteurs III-V ou de Ge sur Si permettrait de réduire sensiblement le coût de fabrication des cellules solaire pour le marché de niche du spatial.L’hétéroépitaxie directe de tels matériaux sur Si n’est pas aisée du fait du fort désaccord de maille et du différent coefficient de dilatation thermique entre ces matériaux. Plusieurs méthodes on tété proposées au cours des 20 derniers, notamment les solutions reposant sur des technologies de report telle que ‘Smart Cut TM’, ‘GEOI condensation’ donnent d’excellents résultats, mais n’offre pas autant de souplesse qu’une technologie d’hétéroépitaxie, et induit des coûts nettement supérieurs.L’objectif de cette thèse est de proposer une solution qui consiste à intégrer de façon monolithique des semiconducteurs III-V sur Si en utilisant des couches tampons des oxydes. Nous avons tout d’abord montré de manière théoriquement et expéritalement que pour les systèmes semiconducteur/oxyde, le semiconducteur croît avec son paramètre de maille massif dès le début decroissance et ne contient pas de défaut entendus associé à la relaxation plastique, la différence deparamètre de maille est entièrement accommodée par un réseau de dislocation interfacial. Il est donc apriori possible d’obtenir une couche 2D plane de semiconducteur/oxyde par la coalescence des îlots sans défauts étendus, présentant le paramètre de maille massif du semiconducteur dès le début de lacroissance, a condition qu’aucun défaut ne soit formé lors de la coalescence des îlots.La deuxième partie est dédiée à la coalescence des îlots pour le système InP/SrTiO3/Si, une stratégie de 3-étape a été utilisé pour favoriser la coalescence des îlots InP sur SrTiO3, la couche InPcoalescée présente une très bonne qualité structurale et surfacique. Cependant, nous avons observé la présence de défauts, notamment des micromacles et des parois d’inversion. Malgré ses défauts dans la couche, nous avons réalisé le puits quantique InP/InAsP épitaxié sur SrTiO3/Si, il présente une meilleure qualité cristalline et optique comparé avec un puits quantique référence InP/InAsP qui est épitaxié directement sur Si.