Impact des technologies d'intégration 3D sur les performances des composants CMOS

Impact of 3D integration technologies on electrical performances of CMOS devices

• Auteur / Autrice : Maxime Rousseau
• Direction : Antoine Marty, Patrick Leduc
• Type : Thèse de doctorat
• Discipline(s) : Conception des circuits micrélectroniques et microsystèmes
• Date : Soutenance en 2009
• Etablissement(s) : Toulouse 3

Mots clés

Mots clés contrôlés

Convertisseurs électriques

MOS complémentaires

Capteurs (technologie)

Mots clés libres

Intégration 3D

Bruit substrat

Via traversant (TSV)

Couche de redistribution (RDL)

Performance électrique

Transistor MOS

Couplage électrique

Résumé

Les innovations actuelles en électronique allient à la fois des critères de coût, de performance et de taille. Or à l'ère du tout numérique, les technologies CMOS sont confrontées à la stagnation de leurs performances électriques. Parallèlement, les systèmes hétérogènes multifonctions s'orientent vers une complexification extrême de leurs architectures, augmentant leur coût de conception. Les problématiques de performance électrique et d'hétérogénéité convergent vers un objectif commun. Une solution industriellement viable pour atteindre cet objectif d'architecture ultime est l'intégration tridimensionnelle de circuits intégrés. En empilant verticalement des circuits classiques aux fonctionnalités diverses, cette architecture ouvre la voie à des systèmes multifonctions miniaturisés dont les performances électriques sont meilleures que l'existant. Néanmoins, les technologies CMOS ne sont pas conçues pour être intégrées dans une architecture 3D. Cette thèse de doctorat s'intéresse à évaluer toute forme d'impact engendré par les technologies d'intégration 3D sur les performances électriques des composants CMOS. Ces impacts sont classifiés en deux familles d'origine thermomécanique et électrique. Une étude exploratoire réalisée par modélisation TCAD a permis de montrer l'existence d'un couplage électrique par le substrat provoqué par les structures d'intégration 3D dont l'influence s'avère non négligeable pour les technologies CMOS. La seconde partie de l'étude porte sur la mise en œuvre et le test de circuits conçus pour quantifier ces phénomènes d'interaction thermomécanique et électrique, et leur impact sur les performances de transistors et d'oscillateurs en anneau.

Current innovations in electronics combine performance, size and cost criteria. Nevertheless, in the all-digital era, CMOS technologies are confronted by stagnating electrical performances. In parallel, multitask heterogeneous systems are moving towards an extreme complexification of their architectures, increasing cost of design and manufacture dramatically. Electrical performance and heterogeneity challenges seem to converge towards a common requirement. The three-dimensional integration of integrated circuits is a viable industrial solution to obtain the ultimate architecture required. This vertical architecture leads to miniaturized high value heterogeneous systems by stacking several IC featuring various functionalities. The electrical performances of such 3D architecture appear to be superior to those of classic System-on-Chip. Nevertheless, CMOS technologies are not designed for this specific integration, so that they may not tolerate the impact of 3D integration structures. This PhD work is focused on the evaluation and characterization of all possible impacts generated by 3D integration structures on the electrical performance of CMOS devices. Two levels of impact are described, those of electrical and those of thermo-mechanical natures. Firstly, a TCAD-based simulation study has led to the demonstration of an electrical impact due to substrate coupling. The influence of such a coupling significantly decreases the static currents of PMOS transistors. The second part of the PhD is focused on the implementation of test circuits dedicated to the characterization of electrical coupling induced by 3D integration structures on transistors and ring oscillators.