Architecture reconfigurable de système embarqué auto-organisé
Auteur / Autrice : | Slavisa Jovanovic |
Direction : | Serge Weber |
Type : | Thèse de doctorat |
Discipline(s) : | Instrumentation et microélectronique |
Date : | Soutenance le 06/11/2009 |
Etablissement(s) : | Nancy 1 |
Ecole(s) doctorale(s) : | IAEM - Ecole Doctorale Informatique, Automatique, Électronique - Électrotechnique, Mathématiques |
Partenaire(s) de recherche : | Laboratoire : LIEN |
Jury : | Président / Présidente : Michel Pandavoine |
Examinateurs / Examinatrices : Serge Weber, Michel Pandavoine, Ian O'Connor, Olivier Sentieys, Christophe Bobda | |
Rapporteur / Rapporteuse : Ian O'Connor, Olivier Sentieys |
Résumé
A?n de répondre à une complexité croissante des systèmes de calcul, due notamment aux progrès rapides et permanents des technologies de l’information, de nouveaux paradigmes et solutions architecturales basées sur des structures auto-adaptatives, auto-organisées sont à élaborer. Ces dernières doivent permettre d’une part la mise à disposition d’une puissance de calcul suf?sante répondant à des contraintes de temps sévères (traitement temps réel). D’autre part, de disposer d’une grande ?exibilité et adaptabilité dans le but de répondre aux évolutions des traitements ou des défaillances non prévues caractérisant un contexte d’environnement évolutif de fonctionnement du système. C’est dans ce cadre que s’insèrent les travaux de recherche présentés dans cette thèse qui consistent à développer une architecture auto-organisée de type Recon?gurable MPSoC (Multi processor System on Chip) à base de technologie FPGA.