Thèse soutenue

Continuité de service des convertisseurs triphasés de puissance et prototypage "FPGA in the loop" : application au filtre actif parallèle

FR  |  
EN
Auteur / Autrice : Shahram Karimi
Direction : Shahrokh Saadate
Type : Thèse de doctorat
Discipline(s) : Génie électrique
Date : Soutenance le 26/01/2009
Etablissement(s) : Nancy 1
Ecole(s) doctorale(s) : IAEM - Ecole Doctorale Informatique, Automatique, Électronique - Électrotechnique, Mathématiques
Partenaire(s) de recherche : Laboratoire : Groupe de Recherche en Electrotechnique et Electronique de Nancy
Jury : Président / Présidente : Jean-Paul Hautier
Examinateurs / Examinatrices : Shahrokh Saadate, Jean-Paul Hautier, Eric Monmasson, Philippe Ladoux, Philippe Poure
Rapporteurs / Rapporteuses : Eric Monmasson, Philippe Ladoux

Résumé

FR  |  
EN

Les convertisseurs statique à structure tension sont des éléments essentiels de nombreux systèmes d'électronique de puissance tels que les variateurs de vitesse des machines alternatives, les alimentations sans interruption et les filtres actifs. Les défaillances d’un convertisseur, qu’elles proviennent d’un des composants de puissance commandables ou d’un des capteurs mis en œuvre, conduisent à la perte du contrôle des courants de phase. Ces défaillances peuvent provoquer de graves dysfonctionnements du système, voire conduire à sa mise hors tension. Par conséquent, afin d'empêcher la propagation de défauts aux autres composants et assurer la continuité de service en présence de défaut, des méthodes efficaces et rapides de détection et de compensation de défauts doivent être mises en œuvre. Dans ces travaux de thèse nous avons étudié un convertisseur triphasé à structure tension "fault tolerant". Ce convertisseur assure la continuité de service, en mode normal, en présence de défauts éventuels d’un semi-conducteur ou d’un capteur de courant. Dans ces travaux, nous avons choisi comme cas d’application le filtre actif parallèle (FAP) triphasé afin de valider la continuité de service du convertisseur "fault tolerant" lors de défauts. Les résultats expérimentaux montrent les performances et l’efficacité du convertisseur "fault tolerant" proposé. Pour réduire autant que possible le temps de détection du défaut, nous avons ciblé un composant numérique de type FPGA (Field Programmable Gate Array). Nous avons également proposé dans ce mémoire un nouveau flot de conception et de prototypage dit "FPGA in the loop" qui permet de réduire le temps de développement.