Thèse soutenue

Techniques d'analyse de défaillance de circuits intégrés appliquées au descrambling et à la lecture de données sur des composants mémoires non volatiles

FR  |  
EN
Auteur / Autrice : Christophe De Nardi
Direction : Jean-Luc Gauffier
Type : Thèse de doctorat
Discipline(s) : Matériaux, technologies et composants pour l'électronique
Date : Soutenance en 2009
Etablissement(s) : Toulouse, INSA

Résumé

FR  |  
EN

La protection des données stockées sur les circuits intégrés mémoires est un enjeu majeur de notre société. Aujourd’hui, ces circuits sont partout, de l'électronique grand public (carte SIM, clés USB), aux satellites en passant par les cartes bancaires et les passeports numériques. Ce travail de thèse répond à la question suivante : "Est-il possible de lire, physiquement, l'information stockée dans une mémoire non volatile (NVM) ? ". Par opposition aux attaques logicielles (software), les approches physiques (hardware) sont destructrices du composant. Pour accéder à l'information contenue dans le coeur de la mémoire, il faut donc contrôler cette destruction progressive. Nous avons mis au point une méthode en quatre étapes adaptable à chaque famille de NVM : 1) analyse technologique, 2) descrambling des adresses, 3) préparation d'échantillon pour rendre les données accessibles et 4) lecture des données. La difficulté et la complexité de ce travail se comprennent mieux en partant du résultat recherché. Par exemple, la donnée (0 ou 1) d'une cellule mémoire Flash correspond à la présence/absence d'une charge de quelques centaines d'électrons stockée sur la grille flottante d'un transistor. Lire la bonne valeur nécessite une technique à forte résolution topographique et potentielle, suffisamment peu invasive pour ne pas effacer ces électrons, mobiles par nature. Pour les technologies mémoires actuelles (noeud ≥90nm), nous montrons que le contraste de potentiel passif (PVC) ou les modes électriques de la microcopie à forces atomiques (AFM) sont adaptés à ces contraintes. Dans cette approche, l'étape n°3 de préparation d'échantillon s'avère déterminante pour mettre à nu le lieu de stockage des charges sans les perdre. La méthode mise en place dans cette thèse se base sur une caractérisation fonctionnelle et technologique des mémoires et une compréhension des techniques de préparation et d'analyse des composants. L'expérience acquise pendant ces trois ans montre l'importance du choix de la technique de lecture et de l'ajustement des paramètres en fonction du type de mémoire à analyser. Pour les futures technologies (noeud ≤65nm) ou silicium sur isolant (SOI), notre méthode devrait rester applicable