Caractérisation, modélisation et fiabilité des diélectriques de grille à base de HfO2 pour les futures technologies CMOS

= Electrical characterization, modeling and reliability of HfO2 based gate oxide for future CMOS technologies

• Auteur / Autrice : Théodore Nguyen
• Direction : Carole Plossu, Liviu Militaru
• Type : Thèse de doctorat
• Discipline(s) : Dispositifs de l’électronique intégrée
• Date : Soutenance en 2009
• Etablissement(s) : Lyon, INSA
• Ecole(s) doctorale(s) : École doctorale Électronique, électrotechnique, automatique (Lyon)
• Partenaire(s) de recherche : Laboratoire : Institut des Nanotechnologies de Lyon (Ecully, Rhône)

Mots clés

Mots clés contrôlés

Transistors à effet de champ

Microélectronique

Résumé

La miniaturisation des transistors CMOS permet d’améliorer les performances, la densité d’intégration et les coûts des composants électroniques. Cependant, cette course à la miniaturisation a atteint ses limites, et l’intégration d’un oxyde de grille à haute permittivité pour remplacer l’oxyde thermique classique est devenue incontournable. L’oxyde d’hafnium a été choisi pour successeur à l’oxyde SiO2. Son introduction vise à limiter les courants de fuite, mais une incertitude demeure du point de vue de la fiabilité car elle est directement liée à la qualité de l’interface oxyde/canal et à la charge injectée et piégée dans l’oxyde de grille. Ce travail de thèse s’inscrit dans ce contexte. Afin de garantir la fiabilité de ces nouveaux dispositifs, la caractérisation et la modélisation des défauts préexistant dans l’empilement de grille et les mécanismes de conduction à travers l’isolant de grille ont été étudiés. Les mécanismes de génération de défauts sous contrainte PBTI ont également été étudiés et discutés. La compréhension des phénomènes physiques pouvant influencer la fiabilité est primordiale pour l’intégration des oxydes high-k.

The downscaling of CMOS transistors has yielded better device performances, improved integration densities and driven down the average price of electronic devices. As of today, however, the enduring push toward miniaturization has hit a performance wall, where it becomes necessary to replace the traditional thermal gate oxide with a high-permittivity one. The semiconductor industry has chosen hafnium oxide as the best candidate to replace SiO2. Although hafnium oxide is effective at reducing gate leakage currents, its integration poses new challenges concerning device reliability, which is related to the oxide/channel interface and to the charge injected and trapped in the gate oxide. This work aims to investigate these points. In order to ensure that hafnium oxide-based devices are reliable, this work studies ways to characterize and modeling of defects within the gate stack, as well as the conduction mechanisms through the gate oxide. It also discusses the mechanisms of defects generation by PBTI. The understanding of the physical phenomena that affect device reliability is fundamental for high-k oxide integration.