Développement de procédés de gravure de grille métallique W, WN pour les noeuds technologiques sub-45 nm

Development of W, WN metal gate etch processes for sub-45 nm technology nodes

• Auteur / Autrice : Thomas Morel
• Direction : Olivier Joubert
• Type : Thèse de doctorat
• Discipline(s) : Micro et nanoélectronique
• Date : Soutenance en 2009
• Etablissement(s) : Université Joseph Fourier (Grenoble ; 1971-2015)

Mots clés

Mots clés contrôlés

Spectrométrie de masse

Tungstène -- Alliages

Spectroscopie de photoélectrons

Gravure par plasma

Microélectronique

Résumé

Avec la miniaturisation des composants CMOS, l'utilisation du polysilicium comme matériau de grille est aujourd'hui remise en cause. L'insertion d'une couche métallique entre le diélectrique de grille et le polysilicium est alors indispensable mais nécessite le développement de nouveaux procédés de gravure plasma. L'objectif de ce travail est de proposer un procédé de gravure plasma pour la gravure des métaux W et WN dans un empilement polysilicium/TiN/W(WN)/high-k (matériau à haute permittivité diélectrique). La première étape a donc consisté à caractériser les matériaux de départ en distinguant la caractérisation avant et après intégration dans l'empilement de grille. Les différences révélées à travers cette première étude ont imposé deux stratégies de gravure différentes. Nous proposons une solution en gravant le WN en Cl2/O2 et le W en Cl2/O2/NF3. Cette solution permet une gravure verticale du métal sans dégrader l'intégralité de la grille et le diélectrique sous-jacent. Le deuxième volet de ce travail a consisté à comprendre de manière approfondie les mécanismes de gravure du W et du WN dans les chimies à base de Cl2/O2. Les aspects étudiés sont les interactions plasma/surface, la composition des plasmas de type Cl2/O2, les couches de passivation qui se forment sur les flancs des motifs gravés et l'état de surface des parois du réacteur.

With the reduction of CMOS devices dimensions, we have to change the conventional CMOS gate poly-silicion/SiO2 by inserting a well chosen metal layer between poly-silicon and gate dielectric. Metals proposed here are tungsten and tungsten nitride. However, the integration of tungsten alloy in poly-silicon/TiN/W (WN)/high-k gate stack requires new dry etch approaches. This work focuses on plasma etching of W and WN embedded in metal gate stack. In a first part, we characterized both metals, as deposited and integrated in the metal gate stack. Differences between both metal gate stacks lead to the development of two gate etch strategies. Cl2/O2 and Cl2/O2/NF3 are the proposed solutions to control respectively, the profile of WN and W, without damaging the whole metal gate profile and the dielectric layer. In a second part, we focused on deep understanding of mechanisms during W and WN etching in Cl2/O2 based plasmas. More specifically, we have investigated plasma/surface interactions, plasma gas phase composition and chemical nature of the layers that deposit on feature sidewalls and on the reactor walls during the process.