Fingerprint recognition using FPGA devices

• Auteur / Autrice : Sunny Arief Sudiro
• Direction : Michel Paindavoine
• Type : Thèse de doctorat
• Discipline(s) : Informatique et instrumentation de l'image
• Date : Soutenance en 2009
• Etablissement(s) : Dijon

Mots clés

Mots clés contrôlés

Empreintes digitales

Traitement d'images -- Techniques numériques

Résumé

En raison des problèmes de sécurité et de l’énorme mobilité des populations, des recherches considérables sont réalisées dans le but de développer des applications pour identifier et vérifier une personne. Dans la quête d’une approche plus rapide et plus fiable d’identification personnelle, une méthode de reconnaissance biométrique qui extrait des paramètres biométrique pertinents pour chaque individu a été développée. Les objectives de cette thesé se focalisent sur le développement et l’implémentation d’algorithmes d’extraction d’empreintes. Dans un premier temps, un algorithme a été développé pour extraire les caractéristiques d’empreintes digitales et le test de cet algorithme est effectué sur PC. L’implémentation de cet algorithme est réalisée sur un circuit FPGA. Ce développement et cette modification utilisent la méthode du croisement de nombre sur la représentation de la valeur de pixel ‘0’. Dans ce nouvel algorithme proposé, il n’est pas nécessaire d’effectuer une segmentation de régions d’intérêt ni même de calcul trigonométrique. L’obtention des paramètres est réalisée par le biais d’un bloc de calcul d’angle, évitant ainsi l’utilisation de nombres à virgule flottante pour les calculs. L’utilisation des caractéristiques locale, rendant de fait le modèle de petite taille. L’évaluation des performances de l’algorithme proposé est réalisée par l’intermédiaire des criterès FAR, FRR et ERR. Le résultat est un algorithme d’extraction de minutie d’empreintes digitales adaptable sur une implémentation matérielle avec une complexité O(n) et 14,05% de EER, meilleur que l’algorithme de référence qui lui est de 20,39%. Le temps de calcul est inférieur à 18 secondes a comparer avec une méthode similaire, qui prend 60-90 secondes simplement pour l’étape de prétraitement. La première étape présente l’implémentation de l’algorithme sur un support matériel (embarqué) utilisant un circuit logique programmable FPGA pour lequel des IP-Core ont été développés.

Owing to the security challenges and enormous mobility of people, tremendous research is made to develop applications to identify and verify a person. In the quest of a faster and reliable method for personal identification, biometric recognition method that extract biometric feature pertinent to every individual has been developed. In this thesis, main perspectives of developing and implementing fingerprint extraction algorithm as a part of fingerprint recognition system is focused. First, developing a simple algorithm to extract fingerprint features and test this algorithm on PC. The second thing is implementing this algorithm into FPGA devices. The major research topics on which the proposed approach is developing and modifying fingerprint extraction feature algorithm. This development and modification are using crossing number method on pixel representation value ‘0’. In this new proposed algorithm, it is no need a process concerning ROI segmentation and no trigonometry calculation. And specially in obtaining their parameters using Angle Calculation Block avoiding floating points calculation. As this method is local feature that usually involve with 60-100 minutiae points, makes the template is small in size. The performance evaluation of proposed algorithm is performed by providing FAR, FRR and EER. The result is an adaptable fingerprint minutiae extraction algorithm into hardware implementation with the complexity of O(n) and 14. 05 % of EER, better than reference algorithm which is 20. 39 %. The computational time is 18 seconds less than a similar method which takes 60-90 seconds just for pre-processing step. The first step of algorithm implementation in hardware environment (embedded) using FPGA Device by developing IP Core without using any soft processor is presented.