Développement et réalisation d'un simulateur de machines à états abstraits temps-réel et model-checking de formules d'une logique des prédicats temporisée du premier ordre

Development and implementation of a simulator for abstract state machines with real time and model-checking of properties in a language of first order predicate logic with time

• Auteur / Autrice : Pavel Vassiliev
• Direction : Danièle Beauquier, Igor Soloviev
• Type : Thèse de doctorat
• Discipline(s) : Informatique
• Date : Soutenance le 27/11/2008
• Etablissement(s) : Paris Est en cotutelle avec Sankt-Peterburgskij gosudarstvennyj universitet
• Ecole(s) doctorale(s) : Sciences et ingénierie
• Jury : Président / Présidente : Anatol Slissenko
• Jury : Examinateurs / Examinatrices : Danièle Beauquier, Igor Soloviev, Anatol Slissenko, Sergei Baranov, Vladimir Vorobiev, Nikolai Kirillovich Kossovski, Dmitri Koznov
• Jury : Rapporteurs / Rapporteuses : Sergei Baranov, Vladimir Vorobiev

Mots clés

Mots clés contrôlés

Logique du premier ordre

Langages de programmation

Temps réel (informatique)

Mots clés libres

Machines à états abstraits

Langage de spécification exécutable

Simulation

Spécification formelle

Vérification

Model-checking

Systèmes à temps réel

Logique des prédicats du premier ordre

Abstract state machines

Executable specification language

Simulation

Formal specification

Verification

Model-checking

Real-time systems

First order predicate logic

Résumé

Dans cette thèse nous proposons un modèle temporel dans le cadre des machines à états abstraits (ASM). Une extension du langage de spécification ASM est développé qui correspond à ce modéle temporel pour le temps continu. L'extension du langage avec des constructions de temps permet de diminuer la taille de la spécification et donc de réduire la probabilité d'erreurs. La sémantique de l'extension du langage ASM est fournie et prend en compte les définitions des fonctions externes, les valeurs des délais et les choix de résolution des non-déterminismes. Un sous-système de vérification des propriétés exprimées en logique FOTL (FirstOrder Timed Logic) est développé. Un simulateur d'ASMs temporisées est développé et implémenté, il comprend un analyseur syntaxique, un interprète du langage, un sous-système de vérification des propriétés ainsi qu'une interface graphique

In this thesis a temporal model for abstract state machines (ASM) method is pro- posed. An extension of ASM specification language on the base of the proposed temporal model with continuous time is developed. The language extension helps to reduce the size of the specification hence to diminish the probability of an error. The semantics of the extended ASM language is developed which takes into account the definitions of external functions, the values of time delays and the method of non-determinism resolving. A subsystem for verification of user properties in the FOTL language is developed. A simulator prototype for ASMs with time is developed and implemented. It includes the parser of the timed ASM language, the interpreter, the verification subsystem and the graphical user interface