Design for reliability techniques in embedded Flash memories

• Auteur / Autrice : Benoît Godard
• Direction : Lionel Torres, Gilles Sassatelli
• Type : Thèse de doctorat
• Discipline(s) : Électronique, optronique et systèmes
• Date : Soutenance en 2008
• Etablissement(s) : Montpellier 2

Mots clés

Mots clés contrôlés

Tolérance aux fautes (informatique)

Redondance (ingénierie)

Codes correcteurs d'erreurs (théorie de l'information)

Ordinateurs -- Mémoires

Fiabilité

Mots clés libres

Fiabilité

Mémoire Flash embarquées

Sûreté de fonctionnement

Tolérance aux fautes

Codes correcteurs d'erreur

Réparation par redondance

Résumé

Les mémoires non-volatiles de type Flash sont désormais présentes dans un grand nombre de circuits intégrés utilisés dans des applications électroniques portatives. Leur non-volatilité, faible consommation et flexibilité en font des mémoires extrêmement populaires. Néanmoins, leur fiabilité devient un enjeu majeur et une caractéristique à améliorer. Des solutions de tolérance aux fautes peu couteuses et faciles à intégrer doivent être mise en place. Premièrement, ce travail fut l'occasion d'établir un modèle de fiabilité d'une cellule à grille flottante dépendant de nombreux paramètres. Ensuite, deux techniques de tolérance aux fautes mêlant correction d'erreurs et redondance ont été proposées. Dans les deux cas, une étude mathématique ainsi qu'une architecture de fiabilisation ont été développées. Ces techniques permettent de proposer, pour un faible surcoût, des solutions alternatives aux schémas standards de tolérance aux fautes utilisés dans l'industrie

Flash memories are non-volatile memories present in a growing number of integrated circuits used in portable electronic devices. The non-volatility, low power consumption and flexibility make them extremely popular. Nevertheless, the reliability is currently a major issue and a characteristic that must be improved. Effectives fault tolerance solutions that are low cost and that can be easily integrated must be found. First, this work was the occasion to establish a reliability model for a floating gate cell depending on various parameters. Secondly, two fault tolerance techniques merging error correcting codes and redundancy were developped. For each case, a mathematical study and a reliability architecture have been proposed. Developped techniques allow significant improvements of the memory reliability at very low cost. They constitute efficient alternative solutions to standard scheme usually used in the industy