Analyse de sûreté par injection de fautes dans un environnement de prototypage à base de FPGA

Fault-injection based dependability analysis in a FGPA-BASED environment

• Auteur / Autrice : Pierre Vanhauwaert
• Direction : Régis Leveugle
• Type : Thèse de doctorat
• Discipline(s) : Micro et nanoélectronique
• Date : Soutenance en 2008
• Etablissement(s) : Grenoble INPG

Mots clés

Mots clés contrôlés

Circuits intégrés à très grande échelle

Mots clés libres

Fautes transitoires

Sopc

Analyse de sûreté

Injection de fautes

Résumé

L’évolution des technologies microélectroniques augmente la sensibilité des circuits intégrés face aux perturbations (impact de particules, perte de l’intégrité du signal…). Le comportement erroné d’un circuit peut être inacceptable et une analyse de sûreté à haut niveau d’abstraction permet de choisir les protections les plus adaptées et de limiter le surcoût induit par une éventuelle reprise de la description. Cette thèse porte sur le développement d’une méthodologie et d’un environnement améliorant l’étude de la robustesse de circuits intégrés numériques. L’approche proposée met en œuvre un prototype matériel d’une version instrumentée du circuit à analyser. L’environnement comprend trois niveaux d’exécution dont un niveau logiciel embarqué qui permet d’accélérer les expériences en conservant une grande flexibilité : l’utilisateur peut obtenir le meilleur compromis entre complexité de l’analyse et durée des expériences. Nous proposons également de nouvelles techniques d’instrumentation et de contrôle des injections afin d’améliorer les performances de l’environnement. Une évaluation prédictive de ces performances renseigne l’utilisateur sur les paramètres les plus influents et sur la durée de l’analyse pour un circuit et une implantation de l’environnement donnés. Enfin la méthodologie est appliquée pour l’analyse de deux systèmes significatifs dont un système matériel/logiciel construit autour d’un microprocesseur SparcV8.

Technology downscaling increases the sensitivity of integrated circuits faced to perturbations (particles strikes, lose of signal integrity…). The erroneous behaviour of a circuit can be unacceptable and a dependability analysis at a high abstraction level enables to select the most efficient protections and to limit timing overhead induced by a possible rework. This PhD aims at developing a methodology and an environment which improves the dependability analysis of digital integrated circuits. The proposed approach uses a hardware prototype of an instrumented version of the design to be analyzed. The environment includes three levels of execution including an embedded software level that enables to speed-up the experiments while keeping an important flexibility: the user can obtain the best trade-off between the complexity of the analysis and the duration of the experiments. We also propose new techniques for the instrumentation and for the injection control in order to improve the performances of the environment. A predictive evaluation of the performances informs the designer on the most influent parameters and on the analysis duration for a given design and a given implementation of the environment. Finally the methodology is applied on the analysis of two significant systems including a hardware/software system built around a SparcV8 processor.