Méthode de test et conception en vue du test pour les réseaux sur puce asynchrones : application au réseau ANOC
Auteur / Autrice : | Xuan-Tu Tran |
Direction : | Chantal Robach |
Type : | Thèse de doctorat |
Discipline(s) : | Micro et nanoélectronique |
Date : | Soutenance en 2008 |
Etablissement(s) : | Grenoble INPG |
Mots clés
Mots clés contrôlés
Résumé
Les réseaux sur puce (NoC) et les architectures GALS sont deux nouveaux paradigmes de communication pour les SoC. Ces paradigmes ont conduit à la création de NoC asynchrones. Cependant, faute de méthodologies et d'outils de test adaptés, le test de production des NoC asynchrones constitue un grand défi pour la mise sur le marché de ces systèmes. L'objectif de cette thèse est de proposer une nouvelle méthode de test pour les NoC asynchrones. Afin de faciliter le test de l'infrastructure du réseau, nous avons tout d'abord proposé une architecture DIT dans laquelle chaque routeur du réseau est entouré d'un wrapper de test asynchrone qui améliore sa contrôlabilité et son observabilité. Cette architecture DIT a été modélisée, implémentée en logique asynchrone QDI, et validée avec un NoC asynchrone développée au CEA-LETI. La génération des vecteurs de test a été alors faite en analysant les fonctionnalités et l'implémentation structurelle du routeur et de ses interconnexions. Ensuite, nous avons également introduit une stratégie pour tester un réseau complet. La méthode de test complète développée dans cette thèse permet une couverture de faute de 99,86% pour le réseau ANDC en utilisant un modèle de faute de collage simple.