Architectures parallèles pour l’analyse de visages embarqués

Parallel architectures for embedded face analysis

• Auteur / Autrice : Nicolas Farrugia
• Direction : Michel Paindavoine
• Type : Thèse de doctorat
• Discipline(s) : Informatique et instrumentation de l'image
• Date : Soutenance en 2008
• Etablissement(s) : Dijon

Mots clés

Mots clés contrôlés

Informatique

Perception des visages

Perception des formes

Réseaux logiques programmables par l'utilisateur

Traitement d'images -- Techniques numériques

Résumé

La détection de visage ou d’éléments du visage et leur reconnaissance représentent un domaine très important de la vision par ordinateur qui trouve de nombreuses applications, par exemple dans les domaines d’indexation multimédia, de sécurité, de surveillance et de communication. L’objectif de cette thèse est d’étudier une classe d’algorithmes appelés CNN (Convolutional Neural Networks) appliqués à la chaîne d’analyse de visage par Chirstophe Garcia au sein de Orange Labs et ayant prouvé leur efficacité dans ce domaine, puis de transformer, optimiser et proposer une architecture matérielle capable de répondre aux contraintes de l’embarqué et du temps réel. Nous mettons en place une méthodologie d’exploration avec l’outil Syndex, permettant d’étudier le parallélisme des algorithmes et de définir une architecture théorique optimale, composée de Processeur Elementaires (PEs) connectés en anneau. Nous effectuons ensuite une exploration de différentes solutions d’implantation de PE à l’aide d’un outil de synthèse de haut-niveau (UGH User Guided High level synthesis), et allons jusqu’à la validation de trois versions de PE sur FPGA. Nous utilisons ensuite ces PE pour construire une architecture parallèle optimisée pour la détection de visages, dimensionnable, permettant de traiter différentes tailles d’image, et décrivons enfin la réalisation d’un démonstrateur complet de notre système sur FPGA.

Face analysis is an important research domain with many applications in image indexing, security, videosurveillance and communications. The goal of this work is to efficiently implement a hardware for face analysis algorithms developped by Christophe Garcia at Orange Labs. These algorithm use a special-type of neural networks called CNN (Convolutional Neural Network), and have proven great robustness. We aim at transforming, optimizing and proposing an hardware architecture which meets the embedded systemes constraints. We set up an exploration methodology using the SynDEx tool, which allows us to study highlevel parallelism of the algorithm and to define a theoretical efficient architecture composed of Processor Elements (PE). We then explore and design several PE alternatives using a High Level Synthesis tool called UGH (User-Guided High level synthesis) and validate these PE with an FPGA implementation. We then use these PE to build an optimized parallel architecture for face detection, which is scalable in terms of input image size, and describe the design of an effective FPGA demonstration board of our system.