Thèse soutenue

Contributions à la synthèse d'architecture virgule fixe à largeurs multiples

FR  |  
EN
Auteur / Autrice : Nicolas Hervé
Direction : Olivier Sentieys
Type : Thèse de doctorat
Discipline(s) : Traitement du signal et télécommunications
Date : Soutenance en 2007
Etablissement(s) : Rennes 1

Résumé

FR  |  
EN

L'implantation d'applications de traitement numérique du signal dans un système embarqué requiert l'usage de l'arithmétique virgule fixe et impose de minimiser le nombre de bits pour représenter les données. Cette action permet de réduire la surface et la consommation mais entraîne une perte de précision des calculs. Il est donc nécessaire de spécifier une contrainte de précision au niveau applicatif. Contrairement aux processeurs, ASIC et FPGA permettent une liberté totale sur les choix du nombre des unités arithmétiques et du nombre de bits pour les E/S de chacune. Ceci constitue un potentiel important pour l'optimisation d'architectures. Cependant l'optimisation est difficile car liée au problème du partage de ressources. Ce travail propose une méthodologie d'optimisation d'architecture virgule fixe à largeurs multiples, sous contrainte de précision et de temps d'exécution, basée sur un processus itératif faisant intervenir groupement de données, choix des nombres de bits et synthèse.