Recherche Avancée

Thèse soutenue

Un flot de conception pour applications de traitement du signal systématique implémentées sur FGPA à base d'ingénierie dirigée par les modèles

FR  |  
EN
Auteur / Autrice : Sébastien Le Beux
Direction : Jean-Luc Dekeyser, Philippe Marquet
Type : Thèse de doctorat
Discipline(s) : Informatique
Date : Soutenance en 2007
Etablissement(s) : Lille 1

Résumé

FR

Dans cette thèse, nous proposons un flot de conception pour les applications de traitement du signal systématique implémentées sur FPGA. Nous utilisons une approche Ingénierie Dirigée par les Modèles (IDM) pour la mise en oeuvre de ce flot de conception, dont la spécification des applications est décrite en UML. La première contribution de cette thèse réside dans la création d'un métamodèle isolant les concepts utilisés au niveau RTL. Ces concepts sont extraits d'implémentations matérielles dédiées de tâches à fort parallélisme de données. Par ailleurs, ce métamodèle prend en considération la technologie d'implémentation FPGA et propose différents niveaux d'abstractions d'un même FPGA. Ainsi, les niveaux d'abstractions obtenus permettent un raffinement des implémentations matérielles. La seconde contribution est le développement d'un flot de conception permettant la transformation une application modélisée à haut niveau d'abstraction (UML) vers un modèle RTL, conforme au métamodèle décrit précédemment. En fonction des contraintes de surface disponibles (technologie FPGA), le flot de conception optimise le déroulement des boucles et le placement des tâches sur FPGA. A partir d'applications modélisées en UML, nous générons automatiquement un code VHDL optimisé en fonction des ressources disponibles sur FPGA. Le code produit est simulable et synthétisable sur le FPGA ciblé. Le flot de conception proposé a été utilisé avec succès dans le cadre de la sécurité automobile, dont l'algorithme de détection d'obstacles a été automatiquement généré depuis une modélisation en UML.