Conception, élaboration et caractérisation de dispositifs CMOS émergents : une nouvelle approche d'intégration de transistors multi-grille de type FinFet

Design, development and characterization of advanced CM OS devices : new integration of multi-gated FinFET transistors

• Auteur / Autrice : Frédérique Fruleux
• Direction : Emmanuel Dubois, Thomas Skotnicki
• Type : Thèse de doctorat
• Discipline(s) : Micro-ondes et microtechnologies
• Date : Soutenance en 2007
• Etablissement(s) : Lille 1

Mots clés

Mots clés contrôlés

Siliciures

Lithographie par faisceau d'électrons

Contacts métal-semiconducteur

Technologie silicium sur isolant

MOS complémentaires

Transistors à effet de champ

Mots clés libres

Transistors double-grille. Procédé damascène

Résumé

L'incroyable croissance des semi-conducteurs a été possible par l'extrême miniaturisation des composants CMOS jusqu'à des dimensions nanométriques. Aujourd'hui pour poursuivre cette évolution, il devient nécessaire d'introduire de nouvelles architectures de composants. Dans ce contexte, ce travail étudie l'une des architectures les plus prometteuses: le transistor CMOS double-grille de type FinFET. Ce travail présente notamment un procédé innovant, le procédé « spacer first », apportant une solution aux défis technologiques majeurs de ce type de composants, à savoir: les problèmes de résidus de gravure de grille, l'apparition d'espaceurs parasites le long des ailettes constituant la zone active du transistor et les résistances séries élevées. Une seconde partie de cette thèse décrit le développement technologique menant à la réalisation des transistors. 1) L'optimisation de la lithographie électronique conduit à la formation de réseaux d'ailettes nanométriques massivement parallèles. 2) Un oxyde de grille de 2 nm est formé, par croissance thermique, de manière conforme sur le pourtour des ailettes. 3) Un procédé de type damascène ingénieux permet l'obtention du module de grille (espaceurs compris) tout en s'affranchissant des problèmes de gravures liés à la topologie du substrat. 4) Des jonctions métalliques, peu résistives, de type Schottky à très faible hauteur de barrière sont intégrées. Finalement une dernière section de ce travail est consacrée à la caractérisation électrique des composants développés et démontre la qualité du travail accompli par l'obtention de performances au niveau de l'état de l'art des transistors à contacts Schottky.

The incredible growth of semiconductor industry has been possible thanks to the extreme downscaling of CMOS devices up to nanometric dimensions. However to continue this evolution, it becomes necessary to introduce new device architectures. Ln that context, this study deals with one ( the most promising architecture : the CMOS double gate transistor, called FinFET. Ln particular, it presents an innovative process, named ''spacer first'', which gives a solution to the major technological challenges of such transistors. A second part of this work is focused on process development. 1) The optimization of the e-beam lithography leads to the realization of nanometric fins densely packed. 2) A 2-nm gate oxide is thermally grown uniformly around silicon fins. 3) An innovative damascene type process enables the realization of gate module (spacers included) without any stringers. 4) Metallic and low Schottky barrier junctions are integrated. Finally, the last section of this work is dedicated to the electrical characterization of the proposed devices and demonstrates the validity of this work thanks to electrical performances at the state of the art of Schottky barrier transistors.