Thèse soutenue

FR
Accès à la thèse
Auteur / Autrice : David Camarero de la Rosa
Direction : Patrick LoumeauJean-François Naviner
Type : Thèse de doctorat
Discipline(s) : Électronique et communications
Date : Soutenance en 2007
Etablissement(s) : Paris, ENST

Résumé

FR  |  
EN

Les erreurs sur le décalage de l'horloge dans les convertisseurs analogique numérique à entrelacement temporel dégradent la linéarité de ce type de convertisseurs. Ces erreurs, presque constantes mais à la fois inconnues, ne doivent pas être confondues avec la gigue d'horloge. Les erreurs étudiées dans ce travail provoquent un échantillonnage non-uniforme périodique du signal d'entrée. Il y a plusieurs techniques pour les contourner: l'échantillonnage à deux étapes, le brassage aléatoire des convertisseurs parallélisés, l'échantillonnage passif global, le démultiplexage de l'horloge d'échantillonnage, des techniques de calibrage tout en numérique et des techniques de calibrage tout en analogique. Nous proposons une nouvelle technique mixte de calibrage. Par rapport aux techniques tout en numérique, la notre fournit une solution de moindre complexité au niveau matériel. Par rapport aux techniques tout en analogique, la notre garde la robustesse inhérente d'une détection des erreurs numérique. Un démonstrateur montre la faisabilité de notre technique. Ce démonstrateur est composé de deux convertisseurs analogique numérique commerciaux, un FPGA implémentant le détecteur numérique, et un ASIC en technologie CMOS 0. 35 µm implémentant un générateur d'horloge d'échantillonnage ajustable numériquement. Dans cet environnement hostile de composants discrets connectés, notre démonstrateur peut corriger des erreurs initiales sur le décalage d'horloge de milliers de picosecondes avec une résolution de 1. 8 picosecondes.