Recherche Avancée

Thèse soutenue

Gestion dynamique des tâches dans une architecture micro-éléctronique intégrée, à des fins de basse consommation

FR  |  
EN
Auteur / Autrice : Philippe Grosse
Direction : Paul Feautrier
Type : Thèse de doctorat
Discipline(s) : Informatique
Date : Soutenance en 2007
Etablissement(s) : Lyon, École normale supérieure (sciences)

Résumé

FR

Alors que la puissance de calcul des DSPs ou des architectures centrées ''processeur'' était suffisante pour les applications de télécommunication 3G, les contraintes temps réel et la complexité des algorithmes sans fil 4G requièrent de puissantes architectures de traitement intensif. Implémenter des systèmes aussi complexes dans les contraintes énergétiques d'un terminal mobile devient un réel enjeu pour les concepteurs de circuits. Si les techniques de gestion ``haut niveau'' de la consommation ont été largement explorées pour les architectures de traitement logiciel, les circuits de type ``flot de données'' nécessitent la mise en oeuvre de nouvelles méthodes de gestion de la consommation. Ces travaux de thèse ont permis de définir une méthodologie complète d'optimisation de la consommation adaptée aux architectures ``flot de données'' auto-synchronisées. Nous présentons tout d'abord un environnement de simulation basé sur des analyses niveau ``portes'' et une modélisation ``haut niveau'' réalisé à l'aide du logiciel PTOLEMY. Cet outil d'exploration nous a permis de qualifier les méthodes systèmes de gestion de la consommation dans notre contexte architectural et applicatif. Ensuite, nous exposons plusieurs techniques de modélisation analytique et d'algorithmes d'optimisation permettant de calculer les paramètres d'un DVS optimal pour l'architecture de modem bande de base FAUST. Enfin, la validité de nos approches a été démontrée par une étude de cas effectuée sur plusieurs scénarios de transmission en suivant plusieurs hypothèses ``technologiques'' différentes.