Modélisation et stimulation rapide au niveau cycle pour l'exploration architecturale de systèmes intégrés sur puce
Auteur / Autrice : | Richard Buchmann |
Direction : | Alain Greiner |
Type : | Thèse de doctorat |
Discipline(s) : | Informatique |
Date : | Soutenance en 2006 |
Etablissement(s) : | Paris 6 |
Mots clés
Résumé
Cette thèse présente des principes et des outils pour faciliter le développement d'architectures matérielles et pour accélérer la simulation de modèles synchrones décrits en langage SystemC, précis au cycle et au bit près. Ce document est constitué de quatre chapitres : * La modélisation de composants matériels en SystemC sous la forme d'automates synchrones communicants (CFSM) ; * La génération de modèles SystemC, pour la simulation, à partir de descriptions synthétisables VHDL au niveau RTL ; * La vérification des règles d'écriture des modèles SystemC ; * La simulation rapide à l'aide d'une technique d'ordonnancement totalement statique. Ces outils permettent au concepteur de construire rapidement une architecture matérielle à l'aide de composants synthétisables au niveau RTL et de composants SystemC, respectant le modèle des CFSM. SystemCASS simule une telle architecture avec une accélération supérieure à un facteur 12 par rapport à un simulateur à échéancier dynamique.