Thèse soutenue

Vers une nouvelle architecture des processeurs superscalaires à éxécution dynamique

FR  |  
EN
Auteur / Autrice : Éric Toullec
Direction : André Seznec
Type : Thèse de doctorat
Discipline(s) : Informatique
Date : Soutenance en 2005
Etablissement(s) : Rennes 1

Mots clés

FR

Résumé

FR

La tendance actuelle est aux processeurs de degré élevé et temps de cycle faible. Cependant, les accès aux structures de ces processeurs ne sont plus possibles en un cycle, et cela pose de nouveaux problèmes de conception. Les micro-architectures implémentant le partitionnement des ressources sont une solution à ces difficultés. Nous avons introduit l'architecture WSRS (Register Write Specialization Register Read Specialization) dans laquelle les fichiers de registres et les unités fonctionnelles sont distribués en sous-ensembles distincts. En outre, les entrées et sorties des unités fonctionnelles ne sont pas connectées à tous les registres. Cela a pour conséquence de réduire le nombre de ports de lecture et d'écriture sur chaque registre; d'où une réduction de la complexité du fichier de registres, du réseau de bypass et de la logique de réveil.