Gestion des unités de mémorisation pour la synthèse d'architecture

Memory unit management in high level synthesis

• Auteur / Autrice : Gwenolé Corre
• Direction : Éric Martin
• Type : Thèse de doctorat
• Discipline(s) : Sciences de l'ingénieur. Électronique et informatique industrielle
• Date : Soutenance en 2005
• Etablissement(s) : Lorient

Mots clés

Mots clés contrôlés

Ordinateurs -- Mémoires

Théorie des graphes

Traitement d'images -- Techniques numériques

Traitement du signal -- Techniques numériques

Mots clés libres

Synthèse de haut niveau

Applications TDSI

Gaut

Résumé

L'évolution des techniques et des capacités d'intégration entraîne une forte augmentation du volume d'information à manipuler, spécialement dans le domaine du traitement du signal et de l'image. La mémorisation des données doit donc faire l'objet d'une attention particulière lors de la conception de systèmes. La gestion des données en mémoire peut être traitée un haut niveau d'abstraction car il offre des opportunités d'optimisation plus importantes. Dans cette thèse, nous proposons une méthodologie de gestion des unités de mémorisation par la synthèse de haut niveau. Une analyse des données manipulées dans les applications TDSI a permis de définir un nouveau mécanisme de placement des données et de génération d'adresses et de mettre en œuvre une gestion d'anticipation des accès mémoire basée sur des modèles utilisés en gestion de production. Le travail réalisé a été intégré dans l'outil de synthèse d'architecture GAUT.

Systems handle more and more complex applications. Memory becomes a bottleneck since the quantity of information increases. In this context, it is crucial to efficiently manage memory all along the design flow especially during the high level synthesis that offers good optimization opportunities. We propose a methodology to integrate the memory management unit into HLS flow. Data distribution and memory architecture is defined as set of constraints in our high-level synthesis design flow. We realize high-level synthesis under memory constraints to obtain a memory architecture and its associated address generators. We extend our methodology; it leads to a generic memory architecture to store specific data of DSP applications. We also introduced memory access management based on the kanban system that improves the anticipation of memory accesses. Our methodologies are integrated into our high level design flow and our tool GAUT. The proposed methodology could be extended to others domains