Auteur / Autrice : | Daniel Chanemougame |
Direction : | Abdelkader Souifi, Thomas Skotnicki |
Type : | Thèse de doctorat |
Discipline(s) : | Dispositifs de lélectronique intégrée |
Date : | Soutenance en 2005 |
Etablissement(s) : | Lyon, INSA |
Partenaire(s) de recherche : | Laboratoire : LPM - Laboratoire de Physique de la Matière |
Mots clés
Mots clés contrôlés
Résumé
Les travaux de cette thèse abordent les différentes problématiques émergeant lorsque la longueur de grille du transistor MOS conventionnel est inférieure à 100nm, ainsi que les solutions permettant de poursuivre la loi de Moore. Dans ce but, nous proposons des nouvelles architectures basées sur la technologie SON dites "SOI localisé", particulièrement adaptées à une réduction extrême des dimensions. Dotées d'un canal de conduction et d'un diélectrique enterré très minces et bien contrôlés, ces architectures offrent un contrôle intégré des effets canaux courts, tout en permettant de co-intégrer sur le même circuit des transistors conventionnels de plus grandes dimensions. Nous évaluons ensuite comment contraintes mécaniques et effets de quantification peuvent améliorer les propriétés du transport dans les canaux de conduction ultra minces. Il ressort que le transistor à canal mince complètement déplété, doté d'une grille métallique et d'un diélectrique de grille à haute permittivité, est une architecture très prometteuse qui permettrait de satisfaire les performances imposées par la loi de Moore jusqu'à des longueurs de grille de 15nm, soit un canal de 5nm d'épaisseur. En parallèle, nous avons développé une architecture PMOS "haute performance" issue de la technologie SON, et basée sur nouveau concept de contrainte mécanique. Des simulations mécaniques ainsi que les notions sur le transport abordées auparavant permettent de comprendre les performances électriques.