Thèse soutenue

Etude de la décharge électrostatique définie par le modèle du composant chargé CDM sur les circuits intégrés CMOS
FR
Accès à la thèse
Auteur / Autrice : Cédric Goëau
Direction : Jean-Pierre Chante
Type : Thèse de doctorat
Discipline(s) : Dispositifs de l’électronique intégrée
Date : Soutenance en 2005
Etablissement(s) : Lyon, INSA
Ecole(s) doctorale(s) : École doctorale Électronique, électrotechnique, automatique (Lyon)
Partenaire(s) de recherche : Laboratoire : CEGELY - Centre de génie électrique de Lyon (Rhône)

Mots clés

FR

Mots clés contrôlés

Résumé

FR  |  
EN

Les décharges électrostatiques (ESD) modélisées par le composant chargé (CDM) sont un problème de fiabilité majeur des circuits intégrés accentué par la réduction des dimensions des transistors CMOS. Cette thèse expose en détail la problématique associée au test CDM et à sa modélisation en vue de la prédiction de l'effet de la décharge sur le circuit pour ensuite le protéger efficacement par des protections intégrées. Le CDM est étudié à une échelle globale pour prédire l'influence du testeur ou du boîtier du circuit sur le courant de décharge et à une échelle locale pour simuler les contraintes électriques appliquées au circuit. Ces contraintes étant des courants de plusieurs ampères durant quelques nanosecondes, nous exposons différents moyens pour étudier le comportement des composants de protection pendant la décharge et nous proposons une nouvelle mesure pour étudier leurs déclenchements transitoires sur des stress de temps de montée d'une cinquantaine de picosecondes.