Contribution à la méthodologie de conception système : application à la réalisation d'un microsystème multicapteurs communicant pour le génie civil

Contribution to system design methodology : a possible design solution for a multisensor microsystem for civil engineering

• Auteur / Autrice : Rémy Maurice
• Direction : Éric Campo, Daniel Estève
• Type : Thèse de doctorat
• Discipline(s) : Conception de circuits microélectroniques et microsystèmes
• Date : Soutenance en 2005
• Etablissement(s) : Toulouse, INPT

Mots clés

Mots clés contrôlés

Systèmes, Conception de

Microtechniques

Mots clés libres

Vhdl-ams

Système communicant

Prototypage virtuel

Analyse des exigences

Vérification haut niveau

Résumé

Ce travail expose la problématique de la conception et de la vérification amont de microsystèmes. Il traite conjointement un exemple d'application de réalisation d'un microsystème multicapteurs communicant pour une application Génie Civil. Il a associé le LAAS-CNRS et EDF R&D. La méthodologie de conception amont proposée associe la démarche Top-Down et SysML pour réduire au maximum le lien entre le cahier des charges et le premier modèle du système. Cette modélisation amont, indépendante de l'implémentation, est effectuée sous l'outil HiLeS et ouvre la voie de la première vérification des spécifications du système, par le biais de la logique temporelle. Ensuite, les choix d'agrégation, de sélection et d'implémentation des composants permettent d'aboutir à la modélisation fonctionnelle sous VHDL-AMS et au prototypage virtuel. Enfin, ce travail présente les étapes d'intégration et les choix de composants qui mènent au prototype réel, validé par des essais effectués en laboratoire.

The study described in this thesis focuses on the design and the high level verification of microsystems. A possible design solution is presented and used for the design of a wireless micro-displacement measuring system. This microsystem has been developed in a joint collaboration between the LAAS-CNRS and EDF R&D. The proposed design methodology associates Top-Down and SysML approaches to fill the gap between the system specifications and the first system model. This high level model, which is independent of the implementation, is made using the HiLeS software tool and opens the way for the first system model verification, via temporal logic. Then, aggregation, selection, and implementation choices for components enable the functional modelling under VHDL-AMS and virtual prototyping. Finally, this work presents the component choices and the integration steps that have lead to the realisation of a prototype which has been validated by laboratory tests.