Conception automatique de chemins de données en logique asynchrone QDI

Data paths automatic design in QDI asynchronous logic

• Auteur / Autrice : João Leonardo Fragoso
• Direction : Marc Renaudin, Gilles Sicard
• Type : Thèse de doctorat
• Discipline(s) : Micro et nanoélectronique
• Date : Soutenance en 2005
• Etablissement(s) : Grenoble INPG

Résumé

Ces dernières années, les circuits asynchrones sont apparus comme une solution naturelle aux problèmes de conception des circuits synchrones lies aux technologies submicroniques. En s'affranchissant d'une horloge globale, les circuits asynchrones se montrent plus fiables, robustes et modulaires que leurs équivalents synchrones. Cependant, l'intérêt croissant dans les circuits asynchrones se heurte au manque actuel de méthodes et outils d'aide à la conception de tels circuits. Dans ce cadre, ce travail de thèse porte sur l'étude de la conception de chemins de données asynchrones QDI. Initialement, cette thèse propose et évalue une méthode de comparaison de différentes implémentations des circuits asynchrones. Par la suite, les deux principaux opérateurs arithmétiques sont étudiés : les additionneurs et les multiplieurs. Dans cette étude, plusieurs architectures ont été évaluées et l'impact de différents codages de données ont été examinés. La méthode de comparaison et la génération d'opérateurs arithmétiques ont été automatisées de façon à permettre aux concepteurs de circuits de choisir l'implémentation plus adéquate aux contraintes de conception. L'expertise obtenue par l'étude d'opérateurs arithmétiques a aussi permis de généraliser certaines recommandations à la conception de toutes chemins de données asynchrones. Ces recommandations sont à l'origine d'une méthodologie de conception de chemins de données asynchrones. Les résultats de ce travail enrichissent l'outil de conception qu'aide à combler l'espace entre les concepteurs et les circuits asynchrones.

In recent years, asynchronous circuits have become a natural solution for synchronous circuit design problems related to the use of submicron technologies. By using a local synchronization mechanism instead of a global clock, asynchronous circuits are more reliable, robust and modular than their equivalent synchronous form. Additionally, by not using a global clock, design constrains such as low-power consumption, low noise and security may be addressed. However, the ever-increasing interest in asynchronous circuits faces an important drawback, which is the lack of methods and tools that help designing such circuits. In this context, this thesis focuses on designing QDI (quasi-delay insensitive) asynchronous data paths. Initially, this thesis proposes and evaluates a method for comparing different asynchronous circuit implementations. Next, the two main arithmetic operators, which consist in adders and multipliers, are studied. In this study, not only several architectures were evaluated but also the impact of different data coding was analyzed. The comparison method and the arithmetic operator generation were automated, allowing designers to choose an implementation, which fits best the design constraints. The expertise earned by studying arithmetic operators has also led to the generalization of some guidelines concerning the design of all asynchronous data path. These guidelines are the result of a methodology for designing asynchronous data path. The results of this work improve the design tool, helping to reduce the gap between designers and asynchronous circuits.