Etude et simulation d'un système sur puce radiofréquence pour les applications faible coût et faible consommation

Study and simulation of a radiofrequency system on chip for low cost and low power consumption applications

• Auteur / Autrice : Nicolas Dehaese
• Direction : Hervé Barthélemy, Sylvain Bourdel
• Type : Thèse de doctorat
• Discipline(s) : Physique, modélisation et science pour l'ingénieur. Systèmes complexes : phénomènes hors-équilibre, micro et nano électronique
• Date : Soutenance en 2005
• Etablissement(s) : Aix-Marseille 1
• Partenaire(s) de recherche : Autre partenaire : Université de Provence. Section sciences

Mots clés

Mots clés contrôlés

Radiofréquences

Modèles mathématiques

Circuits transistorisés

Simulation, Méthodes de

Circuits électroniques

Résumé

L'objet de ce travail de thèse a été l'étude et la simulation d'un système sur puce pour des applications faible coût, faible consommation. Dans un premier temps, à partir d'une étude bibliographique, un ensemble de critères d'aide à la définition d'une architecture radiofréquence pour de telles applications a été proposé. Une architecture pour une application propriétaire a alors été définie. En outre, un détecteur FSK asynchrone basé sur la technique ZIFZCD (Zero Intermediate Frequency Zero Crossing Demodulator) a été développé. L'adaptabilité de la solution architecturale retenue au standard 802. 15. 4 (ZigBee) a également été étudiée. Nous avons ensuite développé plusieurs plates-formes de modélisation de la chaîne de communication afin d'évaluer les performances du système (taux d'erreur sur les bits) en présence de différentes imperfections tout en optimisant le temps de calcul. Deux approches complémentaires ont été suivies. Une approche Top-Down (haut niveau vers bas niveau) a permis de proposer un premier dimensionnement de la chaîne et de déterminer un ensemble de contraintes sur différentes imperfections afin d'apporter un maximum d'informations aux concepteurs. Les caractéristiques simulées des blocs réalisés ont alors été détaillées et comparées aux recommandations systèmes. Une approche Bottom-Up (bas niveau vers haut niveau) a permis de valider la fonctionnalité de la chaîne en tenant compte des caractéristiques des éléments conçus au niveau transistor. En outre, cela a permis de valider la méthode de conception proposée dans la première partie de l'étude. Différentes contraintes sur les parties non décrites au niveau transistor ont enfin été établies