Thèse soutenue

Tenue en énergie de structures LDMOS avancées de puissance intégrée dans les domaines temporels de la nanoseconde à la milliseconde

FR  |  
EN
Auteur / Autrice : Patrice Besse
Direction : Nicolas Nolhier
Type : Thèse de doctorat
Discipline(s) : Électronique
Date : Soutenance en 2004
Etablissement(s) : Toulouse 3

Résumé

FR  |  
EN

Ce mémoire traite de la tenue aux décharges électrostatiques (ESD) et inductives de transistors de puissance LDMOS, réalisés dans des technologies BiCMOS. Des simulations physiques bidimensionnelles, corrélées avec des analyses de défaillances et des résultats de mesures ont permis d'établir et de valider les mécanismes électriques de défaillance du transistor LDMOS. Des règles de dessin sont données pour améliorer sa robustesse face aux ESD, pour différentes polarisations de sa grille. Ces règles n'engendrent aucune modification technologique et ne dégradent pas les caractéristiques électriques du transistor de puissance en régime de fonctionnement normal. Une étude approfondie de structures de protection vis-à-vis des ESD a été menée. Ces structures associées en parallèle avec le transistor LDMOS permettent d'atteindre des niveaux de robustesse plus élevés. Une gamme de structures bipolaires a été conçue, et leur optimisation a porté, sur la surface, la tension de déclenchement variable (12V à 60V) et leur robustesse (> 2,6V HBM/ µm² ). Ces structures peuvent être aussi avantageusement utilisées pour la protection du transistor contre les décharges inductives. Des solutions d'intégration de ces structures de protection au sein du composant de puissance ont été proposées. Différents brevets industriels ont été déposés et finalisent cette étude.