Thèse soutenue

Conception d'architectures rapides pour codes convolutifs en télécommunications : application aux turbo-codes
FR
Accès à la thèse
Auteur / Autrice : Mohamed El Amine M'Sir
Direction : Abbas Dandache
Type : Thèse de doctorat
Discipline(s) : Électronique
Date : Soutenance en 2003
Etablissement(s) : Metz

Mots clés

FR

Mots clés contrôlés

Résumé

FR

En télécommunication, l'intégration des services et la diversité des données échangées (voix, vidéo, cellules ATM, etc. ) exigent des systèmes de plus en plus rapides pour traiter des volumes d'information en augmentation constante, tout en conservant des délais d'attente les moins contraignants possibles pour l'utilisateur, ces deux contraintes liées au traitement de l'information s'ajoute la nécessité de protéger les données émises dans des canaux soumis à des bruits perturbateurs. De la qualité du service (QoS) rendu en termes de communication, quelles que soient les conditions de transmission, se dégagent deux mots clés : fiabilité et rapidité. Le travail de cette thèses fait partie d'un projet global mené dans le laboratoire LICM concernant la conception architecturale d'une chaîne de transmission à haut débit et à faible coût. Coût. Ce travail se situe dans le cadre d 'un contrat CIFRE entre le laboratoire LICM et la société 2 MG Communication. L'objectif est de concevoir une architecture rapide pour un système de codage de faible coût et à haut débit permettant une protection optimale des données. Une étude approfondie sur les stratégies de codage canal dans le domaine des télécommunications a été effectuée. Il en ressort que les stratégies FEC (Forward Error Correction) offrent les meilleurs compromis débit/protection. L'emploi de codes convolutifs est l'une des approches F EC les plus répandues : la possibilité de les utiliser, soit comme entités indépendantes soit dans des structures concaténées avec d'autres codes, soit encore comme éléments constituants de turbo-codes( techniques de codage offrant actuellement les meilleurs niveaux de protection), les rend très attractifs. A partir de ce constat, quatre types d'architecture de codeurs convolutifs ainsi qu'une architecture de tubo-codeur ont été développés au niveau RTL et validés sur FPGA. Les résultats obtenus sont compris, pour le codeur convolutif haut débit, entre 1 et 7. 45 Gbits/s pour des degrés de parallélisme 8 et 32, respectivement. Dans le cas du turbo-code,I 'implantation d 'un turbo-codeur à deux niveaux avec un rendement 1/3 a permis d 'atteindre des débits compris entre 1 et 2 Gbits/s et entre 3 et 5 Gbits/s pour des degrés de parallélisme de 8 et 32, respectivement. L'étude a été complétée par le développement d'un décodeur de syndrome pour codes convolutifs,exploitant l'architecture parallèle du codeur haut débit, qui a permis d'atteindre des débits de 4. 78 Gbits/s pour un rendement de 1/2