Recherche Avancée

Thèse soutenue

FR
Auteur / Autrice : Lorinc Antoni
Direction : Régis Leveugle
Type : Thèse de doctorat
Discipline(s) : Microélectronique
Date : Soutenance en 2003
Etablissement(s) : Grenoble INPG en cotutelle avec Université Joseph Fourier (Grenoble ; 1971-2015)

Résumé

FR

Le travail présenté dans cette thèse entre dans la cadre des méthodes d'injection de fautes au niveau matériel, dans des circuits digitaux spécifiés dans un langage de haut niveau comme VHDL. Une nouvelle méthode est proposée et évaluée, basée sur l'utilisation de prototypes implémentés sur un réseau programmable reconfigurable. Les possibilités de reconfiguration partielle (ou locale) de certains de ces réseaux sont mises à profit pour réaliser directement l'injection des fautes, sans avoir à modifier la description VHDL du circuit sous test. Cette thèse démontre la faisabilité d'une telle approche, pour deux types de fautes majeurs (les collages et les inversions de bits asynchrones, qui modélisent les fautes de type ''SINGLE Event Upset''). Les avantages et les limitations par rapport aux techniques existantes sont analysés, et les principaux paramétres devant être optimisés dans un tel environnement d'injection sont identifiés.