Thèse soutenue

Étude de dispositifs MOS de longueur de grille inférieure ou égale à 30 nm
FR  |  
EN
Accès à la thèse
Auteur / Autrice : Guillaume Bertrand
Direction : Francis Balestra
Type : Thèse de doctorat
Discipline(s) : Microélectronique
Date : Soutenance en 2002
Etablissement(s) : Grenoble INPG

Résumé

FR

L'amélioration des performances ainsi que l'augmentation de la densité d'intégration des circuits intégrés passe par une réduction d'échelle des transistors. La course à la miniaturisation commencée il y a 30 ans, se poursuit à un rythme effréné. Aujourd'hui, les dispositifs MOS réalisés en industrie présentent des longueurs de grille de l'ordre de 100nm et moins. L'objectif de cette étude est d'anticiper les principales difficultés, ou points limitants, concernants les futurs transistors NMOS de longueurs de grille inférieure à 30 nm. Dans le chapitre I, les principes de fonctionnements du transistor MOS ainsi que les nouveaux effets physiques à prendre en compte pour les dispositifs ultimes, sont exposés. L'étude des transistors sub 30 nm passe par une description, une validation, voire une amélioration des outils d'analyse. Celle-ci est effectuée dans le chapitre II. Les études préparatoires pour l'alaboration des premiers lots électriques sont présentées dans le chapitre suivant. Finalement, les transistors sub 30nm réalisés sont caractérisés, morphologiquement et électriquement. Les résultats sont exposés dans le chapitre IV. Une étude à basse température a permis de préciser les limites, en terme de transport notamment, de ces dispositifs.