Réduction de la consommation durant le test des circuits VLSI

• Auteur / Autrice : Loïs Guiller
• Direction : Serge Pravossoudovitch
• Type : Thèse de doctorat
• Discipline(s) : Automatique, traitement du signal et génie informatique
• Date : Soutenance en 2000
• Etablissement(s) : Montpellier 2

Mots clés

Mots clés contrôlés

Consommation d'énergie

Circuits intégrés à très grande échelle

Résumé

Cette these s'inscrit dans le cadre de la reduction de la consommation de puissance durant le test des circuits vlsi. En effet, il est maintenant bien connu que l'activite de commutations (consommation d'energie et de puissance) d'un circuit integre est beaucoup plus elevee lors du test que lors du fonctionnement normal. L'augmentation de la consommation de puissance affecte la fiabilite des circuits et peut meme, dans certains cas, amener a sa destruction. De plus, l'augmentation de la consommation d'energie dans le cadre du test integre reduit l'autonomie des appareils portables. Par consequent, l'objectif general est de reduire cette consommation tout en preservant la qualite du test (longueur de test et couverture de fautes). Pour cela, nous proposons un ensemble de solutions efficaces basees soit sur la modification du circuit soit sur la modification du generateur de vecteurs de test, probleme. A noter que ces solutions concernent principalement le test integre ou bist (built-in self test).