Méthodes et algorithmes pour le test intégré de circuits VLSI combinatoires

• Auteur / Autrice : Christophe Fagot
• Direction : Olivier Gascuel
• Type : Thèse de doctorat
• Discipline(s) : Informatique
• Date : Soutenance en 2000
• Etablissement(s) : Montpellier 2

Mots clés

Mots clés contrôlés

Algorithmes

Calcul d'erreur

Masques

Modèles mathématiques

Simulation, Méthodes de

Circuits intégrés à très grande échelle

Résumé

Le travail presente dans cette these porte sur la recherche de structures efficaces pour le test integre de circuits vlsi combinatoires. La qualite d'une structure de test integre se juge sur le temps de test qu'elle implique, la surface de silicium qu'elle occupe, et le nombre de fautes qu'elle permet de detecter. Tout d'abord, nous presentons une methode qui permet d'initialiser un generateur de vecteurs afin que la sequence qu'il produit permette soit de faire apparaitre avec le moins d'erreurs possible un ensemble de vecteurs donnes, soit de detecter le plus de fautes possible. Nous presentons ensuite une structure de correction des vecteurs produits par ce generateur. Cette structure est un ensemble de masques utilises cycliquement pour modifier les valeurs des bits de ces vecteurs. Des algorithmes gloutons de construction d'une telle structure sont enfin proposes.