Les limites technologiques du silicium et tolérance aux fautes

• Auteur / Autrice : Lorena Anghel
• Direction : Michael Nicolaïdis
• Type : Thèse de doctorat
• Discipline(s) : Microélectronique
• Date : Soutenance en 2000
• Etablissement(s) : Grenoble INPG
• Ecole(s) doctorale(s) : École doctorale électronique, électrotechnique, automatique, traitement du signal (Grenoble ; 199.-....)
• Partenaire(s) de recherche : Laboratoire : Techniques de l’informatique et de la microélectronique pour l’architecture des systèmes intégrés (Grenoble, Isère, France ; 1994-....)

Mots clés

Mots clés libres

Sciences et techniques

Electronique

Circuit integre

Tolerance faute

Miniaturisation

Fiabilite

Nanoelectronique

Erreur soft

Résumé

Les technologies de silicium s'approchent de leurs limites physiques en termes de reduction de tailles des transistors, et de la tension d'alimentation (v d d), d'augmentation de la vitesse de fonctionnement et du nombre de dispositifs integres dans une puce. En s'approchant de ces limites, les circuits deviennent de plus en plus sensibles a toute source de bruit (telles que les couplages capacitifs ou cross-talks, l'influence electro-magnetique, le bruit sur les lignes d'alimentation ground-bounce), ainsi qu'aux phenomenes radiatifs (particules alpha et neutrons atmospheriques). Ainsi, le taux d'erreurs du fonctionnement causees par l'impact des particules ionisantes (erreurs soft) ou par des defauts difficiles a detecter echappant ainsi au test de fabrication (par ex. Fautes temporelles), se voit augmente de facon radicale. Dans cette these, nous analysons dans un premier temps ces problemes et nous concluons que tout circuit doit etre concu en utilisant des techniques de tolerance aux fautes afin de pouvoir maintenir des niveaux de fiabilite acceptables pour les prochaines generations de circuits nanometriques. Cette analyse montre que les parties logiques tendent de devenir aussi sensibles aux erreurs soft que les memoires, necessitant ainsi le meme niveau de protection, les techniques traditionnelles de tolerance aux fautes (tmr, duplication) etant trop couteuses, ne sont pas acceptables pour les applications a faible valeur ajoutee (ex. Produits grand publique). Le caractere temporel des fautes transitoires et de timing est exploite afin de proposer des solutions efficaces utilisant des structures self-checking, ainsi que des techniques de redondance temporelle ces techniques minimisent le cout materiel et ont un faible impact sur la vitesse de fonctionnement du circuit. Nous avons aussi developpe une methodologie de simulation de fautes transitoires, qui nous a permit d'evaluer de facon precise l'efficacite de protection obtenue par ces techniques.