Contribution à l'étude de la synchronisation des oscillateurs : intégration des oscillateurs synchrones dans les systèmes radiofréquences en technologie silicium

Contribution to the study of the synchronization of oscillators : integration of synchronous oscillators in radio frequency systems in silicon technology

• Auteur / Autrice : Franck Badets
• Direction : Pascal Fouillat
• Type : Thèse de doctorat
• Discipline(s) : Électronique
• Date : Soutenance en 2000
• Etablissement(s) : Bordeaux 1

Résumé

Ce mémoire de thèse s'intéresse aux problèmes posés par l'intégration dans les technologies silicium des synthétiseurs de fréquence dans la gamme 1-5 GHz. Il est montré que l'intégration des architectures classiques n'est pas envisageable car la consommation excessive et le bruit de phase obtenus sont incompatibles avec les spécifications des applications radiofréquences modernes. Dans ce mémoire, un oscillateur original capable de se verrouiller sur l'harmonique d'un signal d'entrée basse fréquence appelé Oscillateur Synchrone (OS) est présenté. Une étude théorique permettant de prévoir la plage de synchronisation de l'OS est proposée rendant ainsi possible une conception optimisée. D'autre part elle confirme les propriétés attendues des OS, en particulier la recopie du bruit de phase du signal de synchronisation, au facteur de multiplication près. Deux prototypes d'OS, intégrés dans une technologie BICMOS 0,8 μm, sont décrits. Le premier oscille aux alentours de 2,4 GHz et est synchronisé par un signal de fréquence voisine de 400 MHz. Il a permis une vérification expérimentale de la propriété de recopie du bruit de phase du signal de synchronisation. Ce prototype a une plage de synchronisation de 12 MHz. Le deuxième prototype est une version optimisée, à partir de la théorie développée, oscillant aux alentours de 2 GHz. Il est synchronisé par un signal de fréquence voisine de 330 MHz. Sa plage de synchronisation est de 112 MHz environ permettant de couvrir la plage de réception ou d'émission de l'application UMTS2000 pour laquelle il a été conçu. Ces deux prototypes confirment les avantages de l'OS dans une architecture de synthétiseur à boucle double par le report des contraintes de bruit de phase sur la boucle basse fréquence et par sa consommation bien moins élevée qu'une boucle à verrouillage de phase fonctionnant à la même fréquence.

This work focus on the full integration of the frequency synthesiser in a low cost silicon technology. Lt is shown that classical architectures are not well suited because of the excessive power consumption and the bad overall phase noise performance. This work presents an oscillator, named Synchronous Oscillator (SO), able to lock on the harmonic of a much lower frequency if this harmonic is in the vicinity of the oscillator free running frequency. Then, the proposed frequency synthesizer architecture is a high frequency SO driven by a low frequency synthesizer. A theoretical approach is given to predict the SO synchronization range in order to made an optimized design. This theory confirms SO properties like the synchronisation signal phase noise copy. This work presents two examples of SO silicon implementation. Both are implemented on a low cost 0. 8 µm BiCMOS technology. The first one oscillates at 2. 4 GHz and has a 12 MHz synchronisation range once synchronized on a 400MHz input signal. The second one has the same topology but it has been optimized with the theory developed in this work. It oscillates at 2 GHz and provides a 112 MHz synchronisation range when a 330 MHz signal is applied on its input. Both examples have shown the advantages of a SO based double loop frequency synthesizer architecture: the overall power consumption have dramatically decreased and the phase noise constraints are transferred on the low frequency loop.