Conception en vue de test : du niveau comportemental au niveau transferts de registres

• Auteur / Autrice : Laurent Volpe
• Direction : Bruno Rouzeyre
• Type : Thèse de doctorat
• Discipline(s) : Électronique, optronique et systèmes
• Date : Soutenance en 1999
• Etablissement(s) : Montpellier 2

Mots clés

Mots clés contrôlés

Modèles mathématiques

Conception et construction

Circuits intégrés

Résumé

Le flot de conception des circuits integres numeriques se compose de plusieurs phases, chacune d'entre elles permettant d'affiner la representation d'un circuit. Chaque etape utilise un modele de representation adequat : comportemental, transfert de registres, logique, electrique ou topologique. Chacun de ces modeles sert de support aux diverses optimisations effectuees lors de la conception. Classiquement la testabilite est prise en compte au niveau logique. Cependant le niveau transfert de registres et le niveau comportemental qui sont des niveaux plus abstraits sont egalement des niveaux de modelisation propices a la prise en compte de la testabilite des circuits. En effet ces niveaux permettent de representer la decomposition du circuit en un controleur et un chemin de donnees ainsi que la hierarchie des modules au sein de ces deux parties. Le but des travaux de cette these est de prendre en compte les contraintes de testabilite le plus tot possible dans le flot de synthese afin d'eviter les ecueils rencontres plus tard au niveau portes (accroissement du chemin critique, architecture difficilement testable). Le chemin de donnees etant la partie preponderante dans un grand nombre d'applications, l'objet des travaux presentes dans cette these est l'adaptation des methodes de synthese du chemin de donnees en vue de generer directement des circuits tres testables. Les methodes proposees permettent, soit d'accroitre directement la testabilite du chemin de donnees grace a une chaine de scan, soit d'accroitre indirectement la testabilite du chemin de donnees en modifiant le controleur. Les premieres methodes permettent de diminuer le cout du test par scan partiel au niveau transfert de registres et lors de la synthese comportementale. Les secondes modifient le controleur de sorte que les nouvelles sequences d'instructions permettent un test aise du chemin de donnees sans avoir recours a des techniques de cvt additionnelles.