Outils pour l'exploration d'architectures programmables embarquées dans le cadre d'applications industrielles

Tools for exploration of embedded programmable architectures in industrial applications

• Auteur / Autrice : François Nacabal
• Direction : Ahmed Amine Jerraya
• Type : Thèse de doctorat
• Discipline(s) : Microélectronique
• Date : Soutenance en 1998
• Etablissement(s) : Grenoble INPG

Mots clés

Mots clés libres

Sciences appliquees

Electronique

Materiel telecommunication

Visiophone

Processeur

Logiciel

Conception

Simulation

Reconfiguration

Co-simulation

C-vhdl

Processeur dedie

Architecture embarquee

Compilation multi-cible

Telecommunication equipment

Videophone

Processor

Software

Design

Simulation

Reconfiguration

Résumé

Les applications complexes comme la telephonie mobile, la television numerique ou la visiophonie exigent une grande puissance de calcul, mais aussi une flexibilite accrue pour suivre l'evolution des standards. L'integration de tels systemes sur une seule puce necessite souvent l'embarcation de processeurs dedies, devant respecter des contraintes de performance, de cout en surface et de faible consommation. Le developpement conjoint d'un processeur dedie et du logiciel embarque fait l'objet de cette these. L'objectif principal est de reduire le temps de developpement de l'ensemble processeur-application en se concentrant sur deux aspects complementaires : la validation fonctionnelle a haut niveau de l'application dans son environnement materiel et l'exploration de l'architecture du processeur a partir de son jeu d'instructions. La validation fonctionnelle a haut-niveau et en environnement reel met en uvre la cosimulation de l'application ecrite en langage c avec le reste du systeme materiel, decrit en langage vhdl. Celle-ci ne necessite pas de modele de simulation du processeur, contrairement a l'approche classique de la co-simulation au niveau jeu d'instructions. A partir d'un modele de communication concu au laboratoire, un environnement de co-simulation c-vhdl a ete developpe afin de prendre en compte les contraintes propres a la conception en milieu industriel, et a ete applique a un systeme integre complexe, un visiophone. L'exploration architecturale du processeur est assuree par la re-configuration automatique d'un compilateur multi-cible. L'etude se base sur l'analyse de statistiques recueillies pour un grand nombre de variations autour d'une architecture originale de dsp, dans le but d'optimiser celle-ci en termes de taille de code. L'accent est mis sur certaines caracteristiques architecturales jugees critiques. Comme le nombre ou la repartition des registres. Une approche alternative, basee sur l'estimation de code assembleur precompile, est experimentee sur un aspect particulier d'un jeu d'instructions, l'encodage des champs constants. Un outil d'aide au raffinement interactif est propose.