Modélisation fonctionnelle et graphique des applications à état en vue de leur réalisation sur architectures parallèles statiques

Graphical and functional modeling of state based applications with static parallel architecture implementation issues

• Auteur / Autrice : Guilhem de Wailly
• Direction : Fernand Boéri
• Type : Thèse de doctorat
• Discipline(s) : Sciences appliquées
• Date : Soutenance en 1997
• Etablissement(s) : Nice

Résumé

L'accroissement incessant des performances des micro-processeurs donne a ces circuits electroniques une complexite telle qu'il est impossible d'en garantir la securite de fonctionnement. Le modele des processeurs n'a pas change depuis sa creation: il est bati sur une architecture de von-neumann, typiquement sequentielle. Le parallelisme semble etre une solution pour augmenter, a priori facilement, les performances des architectures materielles. Il existe principalement deux sortes de parallelisme: le parallelisme a grain fin, ou parallelisme d'instructions, et le parallelisme a gros grain, ou parallelisme de taches. Ce dernier concerne plutot la repartition de processus sur un reseau d'ordinateurs et il ne joue aucun role dans l'augmentation des performances des processeurs. Le parallelisme a grain fin, dont on espere beaucoup pour augmenter les performances des micro-processeurs semble en partie inefficace. D'une part, les architectures massivement paralleles sont difficiles a programmer efficacement d'une maniere automatique et d'autre part, les temps de communication des architectures basees sur des reseaux d'inter-connections sont prohibitifs par rapport aux temps d'execution des instructions utiles. Nous proposons dans notre these un modele d'architecture parallele appelee architecture parallele statique. Il s'agit d'une architecture construite a l'aide de processeurs communs, de type controleur ou dsp, partageant une memoire globale. Son originalite est d'annuler les temps de communication entre les processeurs et la memoire, puisque les processeurs sont directement connectes au bus, via un circuit d'interface a logique trois etats. Cette architecture n'est utilisable que si les conflits d'acces a la memoire globale sont resolus au moment de la compilation des applications. Son exploitation depend donc fortement des outils de developpement associes. Les outils developpes durant la these, baptises -outils, permettent une programmation graphique et hierarchique des applications, une programmation a l'aide d'un langage de haut niveau, leur execution sur le simulateur de l'architecture parallele statique. D'une maniere informelle, toute application modelisable a l'aide d'un graphe ou d'un schema de boites peut etre programmee avec cette chaine d'outils. Ainsi toute application reposant sur un modele a etat est-elle programmable, ce qui couvre en particulier les filtres numeriques et les circuits electroniques numeriques