Le moteur de recherche
des thèses françaises
'%3e%3cpath%20style='fill:%2300a0dc;fill-opacity:1;stroke:none;stroke-width:.144606;stroke-opacity:1;stop-color:%23000'%20d='M41.8%20100.088H52.28c.46%200%20.831.421.831.945v10.25c0%20.524-.37.946-.831.946H41.8c-.46%200-.831-.422-.831-.945v-10.251c0-.524.37-.945.831-.945z'/%3e%3cpath%20d='m47.072%20102.02-4.87%202.656%204.87%202.657%203.985-2.174v3.06h.885v-3.543m-7.969%201.851v1.771l3.1%201.691%203.098-1.691v-1.77l-3.099%201.69z'%20style='fill:%23fff;fill-opacity:1;stroke-width:.442726'/%3e%3ccircle%20style='fill:%23009f1d;fill-opacity:1;stroke:%23fff;stroke-width:.379704;stroke-linecap:round;stroke-linejoin:round;stroke-miterlimit:4;stroke-dasharray:none;stroke-opacity:1;stop-color:%23000'%20cx='54.151'%20cy='101.224'%20r='3.451'/%3e%3cpath%20d='m55.669%2099.387.659.664-3.075%203.104-1.634-1.649.66-.663.974.979%202.416-2.435'%20style='fill:%23fff;fill-opacity:1;stroke:none;stroke-width:.30061;stroke-miterlimit:4;stroke-dasharray:none;stroke-opacity:1'/%3e%3c/g%3e%3c/svg%3e)
Étude et évaluation de réseaux ATM pour l'interconnexion dans des systèmes multiprocesseurs
| Auteur / Autrice : | Olivier Jean-Pie Ondoa |
| Direction : | Guy Mazaré |
| Type : | Thèse de doctorat |
| Discipline(s) : | Microélectronique |
| Date : | Soutenance en 1997 |
| Etablissement(s) : | Grenoble INPG |
| Partenaire(s) de recherche : | Laboratoire : Laboratoire Logiciels systèmes réseaux (Grenoble ; 1995-2007) |
Résumé
L'ATM (Asynchronous Transfer Mode) est un protocole de communication basé sur la commutation de circuits virtuels sur lesquels, les informations sont transportées dans de petits paquets de taille fixe, 53 octets, appelés cellules. Une cellule ATM est constituée d'un entête de 5 octets identifiant un chemin à travers le réseau, et d'une charge utile de 48 octets contenant les données usagères. Dans notre laboratoire de recherche, nous nous intéressons aux réseaux d'interconnexion basés sur l'ATM, car nous pensons que les hauts débits de tranfert qu'ils offrent, peuvent satisfaire aux besoins en communication sans cesse croissants dans les machines parallèles. Bien que les outils traditionnels d'aide à la conception de circuits intégrés permettent de tester et comparer rapidement différents choix d'architecture sans le délai et coût de la réalisation d'un prototype matériel, ils n'autorisent cependant que l'utilisation de charges statiquement définies, et donc inappropriées pour des tests et évaluations réalistes. Pour remédier à ce problème, nous avons développé une plateforme PVM permettant de tester et évaluer les architectures de réseau par simulation, directement sous des charges générées lors d'exécutions d'applications réelles, écrites dans un style MIMD ou SPMD. Un premier prototyte réseau d'interconnexion ATM a été entièrement conçu au niveau du transfert des registres, en langage de programmation C. Son fonctionnement a été testé et ses performances évaluées sur la plateforme PVM lors d'exécutions de résolutions distribuées de systèmes d'équations linéaires, de multiplications distribuées de matrices, et d'une application ″echo″ entre un processus source et destination. Comme attendu, son délai de transfert croît linéairement avec la taille des messages, et sa bande passante utile croît rapidement pour de petites tailles de message, et sature pour des tailles plus grandes