Realisation de bibliotheques et d'outils logiciels pour la conception de circuits integres sur arseniure de gallium

Development of libraries and software tools for the design of gallium arsenide integrated circuits

• Auteur / Autrice : PHILIPPE ROYANNEZ
• Direction : Alain Greiner
• Type : Thèse de doctorat
• Discipline(s) : Sciences appliquées
• Date : Soutenance en 1996
• Etablissement(s) : Paris 6

Résumé

Alors que les procedes sur arseniure de gallium actuels permettent l'integration de circuits plus rapides que leurs homologues sur silicium, les outils logiciels d'aide a la conception font defaut, ralentissant ainsi la migration vers cette technologie. Dans ce contexte, cette these a pour objectif de prouver la faisabilite d'un compilateur de masques specialement concu pour l'asga mais conservant la meme souplesse d'utilisation que celle existant pour les environnements dedies au cmos. Cela suppose l'etude de trois types de blocs: les blocs chemin de donnees a base d'operateurs vectorises parametrables, les blocs de logique sauvage a base de cellules pre-definies, et les blocs de memoires optimises. Pour chacun de ces types de blocs, une approche originale a ete apportee et respecte les principes suivants: (1) optimisation electrique et topologique pour l'asga, (2) generation automatique des masques partant d'une description de haut niveau, (3) portabilite technologique de la vue physique generee. Cette etude s'est concretisee par la realisation d'un environnement de conception. Celui-ci contient d'une part un jeu de librairies de cellules et de macro-cellules parametrables comprenant les fonctions suivantes: additionneur, decaleur, multiplieur, banc de registres et memoires statiques. Il contient d'autre part un ensemble d'outils logiciels (compilateur de chemins de donnees, synthetiseur logique, optimiseur de netlist, etc) adapte a la conception de circuits sur arseniure de gallium et offrant la meme interface utilisateur que pour la conception cmos. Cette etude s'est conclue par l'implementation d'un certain nombre de circuits de demonstration dont un microprocesseur risc 32-bits afin de valider et d'evaluer l'environnement de conception